JPS62123775A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕： 本発明はゲート電極に接近して高濃度層を有する電界効
果トランジスタに関し、特に動作層が薄い接合型電界効
果トランジスタζこ関する。

〔従来の技術〕

ＧａＡｓ半導体１ｓｉｔこ比べて５〜６倍と大きくな電
子移動度を有し、この高速性に大きな特長があるため、
超高速集積回路ζこ利用するため研究開発が活発に行な
われている。

この能動素子のショットキーバリヤ型電界効果トランジ
スタ（ＭＥＳＦＥＴ）の構造として、第３図に示すよう
なものが特開昭９−２２２９６５号公報（こ提案されて
いる。こｎにｎ型のチャネル層５上に７ａ、７ｂを気相
成長したものである。

ここで、耐熱性のゲート電極２としてに、Ｗ、ＭＯｌＴ
ｉ、　　Ｔａ　　もしくは、これらの窒化物、珪化物が
用いられる。また、高濃度層７ａ、７ｂ　の気相成長方
法としては、ハロゲン化物輸送法もしくは有機金属法が
用いられる。

そして、側壁８はゲート電極２を酸化膜で覆い。

平行電極型ドライエツチング装置を用いて垂直（こエツ
チングして形成する。酸化膜からなる側壁８の厚では０
１〜０２μｍである、 〔発明が解決しようとする問題点〕 チャネル層が薄いエンハンスメント型電界効果トランジ
スタの場合、電極間の表面空乏層が伸びて電極間の抵抗
（ソース直列抵抗、ドレイン直列抵抗）を大きくする。

そして、側壁の厚さがばらツく時、エンハンスメント型
でに直列抵抗のばらつきも大きくなり、結果的９こ特性
も大きくばらつくことζこなる。

すなわち、側壁の厚さの精１更に、ケート電極の垂直加
工性、側壁の垂直加工性ｌこより決するが。

こ汎らの加工精度を約０．０５μｍ以下にすることに難
かしい。

本発明の目的に、ある程度のケート′Ｎ、極や側壁の加
工ばらつきを許し、且つ特性の均一性、再現性が良好な
電界効果トランジスタを提供することにある、 〔問題点を解決するための手段〕 本発明の電界効果トランジスタは、半導体基板の一主面
内に設けられた所定形状の一導電型のチャネル層と、前
記チャネル層上に設けられたゲート電極と、前記チャネ
ル層の側面に接し互いに離れて設けられかつ前記チャネ
ル層よりキャリア密度の高い複数の第１の一導電型領域
と、前記複数の第１の一導電型領域のそれぞれの表面に
前記ゲート電極と離れて設けられかつ前記第１の一導電
型領域よりキャリヤ密度の高い第２の一導電型領域とを
少なくとも有するものである。

〔作　用〕

本発明の電界効果トランジスタに、ゲート１１ｔ極の両
側ｌこケート［極面下のチャネル層よりもすこしキャリ
ア濃度を高くした第１の一導電型領域（中濃度層）を設
けたものである。第１の一４′ｆＭ、型領域とチャネル
層の７／、４度差が従来に比べて少ないため、横方向拡
散の影響が少なくなる、そして。

第１の一導電型領域ｌこより導電性が確保されるために
、側壁部の加工精度の影響が少なくなり、安定したｌ”
　Ｅ　Ｔ特性が得られること９こなる。

〔実施例〕

次（こ１本発明の実施例につい−Ｃ図面を参照して呂兄
明する。

第１図に１本発明の電界効果トランジスタの断面図であ
る。この実施例に、半絶縁性ＱａＡｓからなる半導体基
板ｌの一王面内ζこ設けられた所定形状の一擲’ＢＩ型
のチャネル層５と、チャネル層５上【こ設けられた長さ
１．０μｍ、高さ０５μｍのタングステン・シリサイド
膜力・らなるケート＊、他２と、チャネル層５の側面に
接し互いｌこ離れて設けられたかつチャネル層５よりキ
ャリア密度の高い第１の一導電型領域６ａ、６ｂと、第
１の一導電型領域６ａ、６ｂのそれぞｎの表面にケート
′電極２と離れて設けられかつ第１の一導電型領域より
キャリア密度の筒い第２の一４電型領域（厚さ０．３μ
ｍ、　ｎ　型キャリア密度１．２ＸＩＯ儂　）７ａ、７
ｂとを少なくとも有する電界効果トランジスタである。

なお、チャネル／＃５．第１の一４電型頒域６ａ。

６ｂに半絶縁性Ｑａ　Ａ　ｓにＳＩ　　をイオン注入し
て得られる−もので、イオン２Ｅ人時の加速電圧ＥＦＵ
、ドース量中、ヒーク譲度深さＲｐ、ピークキャリヤ密
度Ｎｐにそれそｎ次の通りである。

チャネル層５　：　Ｅａ＝５０ＫｅＶ、　　工＝１．５
ＸＩ０１２０ｍ２Ｒｐ＝４５ｎｍ、へｐ’ｚ　１．ｓ　
Ｘ　Ｉ　Ｏｃｍｉｆの一導１！１．型領域６　ａ−６ｂ
　：　ｇａ＝＝５０１（ｅ　’ｖ’。

Ｑ＝６．ＯＸＩ０１２ｃｍ　”、　　Ｒｐ＝４５ｎｍ、
Ｎｐ＝７ＸＩ０１７−−３　又は、３にソース電極、４
はドレイン電極。

８は酸化膜からなる側壁である。酸化膜は特に必要では
なく、ゲート電極２と第２の一導電型領域７ａ、７ｂと
を一定の間隔をもって離しておくだけでもよい□ 次ｌこ、この実施例の製造ｙ５法について説明する第２
図（ａｌ〜（ｆｌに第１図に示す実ｆｉｌｆＩｌＯ製竹
方法の一例を説明するための工程順に示したトランジス
タ・チップの断面図である。

第２図（ａ）１こ示すようｌこ、半絶縁性ＱａＡ　ｓか
らなる半導体基＆ｌにＳｉ＋　をＢａ＝５０ｋｅＶ、ｆ
　＝１．５ＸＩＯｃｍ　　　でイオン注入してチャネル
層５を設ける。次ｌこ、第２図（ｂ）ｉこ示すように全
面ｌこ厚ζ０５μｍのタングステン・シリサイド膜をス
パッタ蒸着し、ホｌトレジスト膜パターンをマスクとし
てＳＦ６　　ガスで平行ｔａ型トドライエツチング行な
いゲート長１．０μ【ｎ　のゲート電極２を設ける。

次に、第２図（Ｃ１に示すようζこゲートを極ｚをマス
クとしてＳｉ＋をｇａ＝５０ｋｅＶ、（Ｉ　＝６．ＯＸ
　Ｉ　Ｏ’　２ｃｍ−２でイオン注入して第１の一導電
型領域６ａ、６ｂを設ける。この後、窒化膜で覆い８０
０℃−１５分間の熱処理によりアニールを行ない、イオ
ン注入層であるところのチャネル層５．第１の一導電型
領域６ａ−６ｂ靭池化し窒化膜を除去する。

次に、第２図（ｄｌに示すように、厚さ０．３５μｍの
酸化膜を成長しＣＦ４　　ガスで平行に称型ドライエツ
チングを行ない、ゲート電極の側部に幅０３５μｍの側
壁８を形成する、 次に、第２図（ｅｌに示すように、トリメチルガリウム
（ＴＭＧ）とアルシフ（ＡｓＨ３）　　と１−１２とか
らなる原料ガスにドーパントとなるＩイ２Ｓガスを混ぜ
た混合ガスを用いた有機金属法番こより、高４度の第２
の一４電型領域７ａ、７ｂを厚さ０．３μｍ　だけ成長
する。この時の成長条件は、ＡｓＨ３：ＴＭＧ：Ｈｆｆ
ｉ８＝７：ｌ：０．０４のカス比で成長温度６２０℃　
である。

最後に、第２図（ｆｌに示すよう番こ、バッファド酸に
より酸化膜の側壁８を除去し、第２の一導電型領域７ａ
、７ｂ　上ｆこオーム注金＠Ａ　ｕ　−Ｇｅ　−＝Ｎ　
ｉ　７ｊ）らｌるソース電極３とドレイン電極４を設け
る。

以上の説明から分るように本発明の電界効果トランジス
タに、ゲート′電極の両側ζこゲート電極下のチャネル
よりもすこし濃度を高くした第１の一導電型領域を設け
たものであり、この一導電型領域の厚さをチャネル層と
同程度ｉこ設定すれば、ゲート電極への不純物の横方向
拡散の影響に少なくできる。

その上、第１の一４定性領域によりある程度の導電性が
確保さｎ６ため、従来のよつｌこｎ　型の高濃度層の位
ｆｔを決める側壁の厚ざを０．１〜０．２μｍと狭くす
る必要になく、これより厚くてもよいことになる。そし
て、側壁の加工精度が約０１μｍとすれば、側壁が厚く
なるにつれてこの相対誤差は少なくなる。

しかし、側壁の厚さがゲート電極の高さよりも厚くなる
さ、側壁形成時の被覆絶縁膜の垂直部がなくなり曲率部
のみとなるため、側壁の精度は却って悪くなり、使用で
きる側壁の厚さには限界がある。

ま１こ、ある程度の濃度をもった第１の一４電型領域を
設けることにより、第２の一４′ｆＩＬ型領域を成長し
始める時の界面抵抗が小さくなり、安定した接合が得ら
ｎる。

この実施例の電界効果トランジスタの特性は、ゲ−トＬ
＠　いｔ圧ＶＴ＝＋ｏ、０６Ｖ　（標準偏差４０ｍＶ）
相互コンターフタンスｇｍ　＝　２．１ｍ５（標準偏差
率１３％）、ゲート逆耐圧−ＢＶＧ＝＝７．２ＶＣ横準
横蓋偏差率９、ソース抵抗Ｒｓ　＝　０．５Ω・ｒｎｍ
　　であった。なお、ゲート幅ＷＧは１０μｍ　とし、
ｇｍにゲート■圧Ｖｃ　ｓ＝＋ｏ、６　Ｖで測定したも
のである。

また、従来の側壁の厚さ０．１５μｍとしたもの（グ、
ＶＴ＝＋〇、０９Ｖ　（標準偏差６０ｍＶ）、ｇｍ＝１
．２ｍ５（標準偏差率１９　％　）　、　−ＢＶｃ　＝
６　Ｖ　（標ｆＰ−１ｍ差率１７％）、Ｒｓ：　　１．
８Ωｅｍｍであった。

本発明の電界効果トランジスタの特性に従来のものＩこ
比べ、ソース抵抗Ｂｓが小をくなり１ｇｍ〔発明の効果
〕 以上説明したように本発明にチャネル層に接して中濃度
の一導電型領域を設けることにより、ゲートｉ！を極の
側面に設けた側壁を厚くでき、ゲートを極や側壁の加工
精度に伴なう影響を少なくして直昇効果トランジスタの
ばらつきを小ざくでさ、さらｌこ、　ｍ：＋壁下の一導
電型領域の抵抗および菌濃度層の接合抵抗が下がる１こ
め、相互コンダクタンスを改善でさるという効果がある
。

【図面の簡単な説明】

第１図に本発明の電界効果トランジスタの構造８説明す
るための断面図、第２図（ａｌ〜げ）に本発明の電界効
果トランジスタの構造工程を説明するための断面図、第
３図に従来の電界効果トランジスタの構造を説明する断
面図である。 図において。 １・・・・・　半得体基也、　　２・・・・−・ゲート
電極。 第１の一導電型領域、　　　７ａ−７ｂ・・・・・・第
２の−４を型領域（高Ｊ度層）、　　８・・・・・・　
側壁。 ；７１　図 第３　図 ７２　図 ２ゲート電極 第１の一導電型領域 （Ｃｌ オ　２　図 （ｄ） 第２の一導電型領域 ｅｌ （ｆ）

Claims (1)

【特許請求の範囲】
1. 　半導体基板の一主面内に設けられた所定形状の一導電
   型のチャネル層と、前記チャネル層上に設けられたゲー
   ト電極と、前記チャネル層の側面に接し互いに離れて設
   けられかつ前記チャネル層よりキャリア密度の高い複数
   の第１の一導電型領域と、前記複数の第１の一導電型領
   域のそれぞれの表面に前記ゲート電極と離れて設けられ
   かつ前記第１の一導電型領域よりキャリア密度の高い第
   ２の一導電型領域とを少なくとも有することを特徴とす
   る電界効果トランジスタ。