JPS62122468A - Ccdの信号読出し回路 - Google Patents
Ccdの信号読出し回路Info
- Publication number
- JPS62122468A JPS62122468A JP60261542A JP26154285A JPS62122468A JP S62122468 A JPS62122468 A JP S62122468A JP 60261542 A JP60261542 A JP 60261542A JP 26154285 A JP26154285 A JP 26154285A JP S62122468 A JPS62122468 A JP S62122468A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- circuit
- output
- sample holding
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、固体撮像素子においてフローティングフュー
ジョン型出力回路を有するCCDの信号読出し回路に関
する。
ジョン型出力回路を有するCCDの信号読出し回路に関
する。
−ジョンの出力ダイオ−rをリセットする際に雑音が生
じるという欠点を有する。しかしこの欠点は相関2.t
サンプリング法を用いることによシ解消することができ
る。この方式では原則的にクロック周期は4つの時間間
隔に分割される。まず、第1の期間中にリセット・ぞル
スが入力されて出力ダイオードの電位をリセットする。
じるという欠点を有する。しかしこの欠点は相関2.t
サンプリング法を用いることによシ解消することができ
る。この方式では原則的にクロック周期は4つの時間間
隔に分割される。まず、第1の期間中にリセット・ぞル
スが入力されて出力ダイオードの電位をリセットする。
それから第2の期間中に読出し増幅器の入力iic位、
すなわち、フィードスルーレベルを一定1直にフランジ
する。
すなわち、フィードスルーレベルを一定1直にフランジ
する。
第3の期間中に信号電荷が読出し増@器の入力回路に流
入するので、jiJ4の期間中にこの信号電荷をサンプ
ルし、かつ次のクロック周期の第4の期間までホールド
し、これを1ご号出力として取出す。
入するので、jiJ4の期間中にこの信号電荷をサンプ
ルし、かつ次のクロック周期の第4の期間までホールド
し、これを1ご号出力として取出す。
(発明が解決しようとする問題点)
この方式は、それ自体優れた本のであるが、1つのクロ
ック周期を4分割するので、回路は極めて高速度で動作
しなければならない。特にM2の期間中のクランプを行
うパルスは、幅の狭いパルスを高いタイミング精度で発
生しなければならない。例えば、水平400垂直500
の画素を有するTVカメラ用CCDの場合、1クロック
周期はほぼ140 nsであり、クランプパルスの幅は
、はぼ35 ns となる。CCDイメージセンサの
高画質化に伴ない、水平800の画素のイメージセンサ
も製造可能であるが、この場合に同方式を通用すれば、
クランプパルスの幅は、17.5nSとなり、このこと
は極めて実現困難である。すなわち相関2Nサンプリン
グ法は、CCDイメージセンサの鵬画質化の傾向に適合
しない。
ック周期を4分割するので、回路は極めて高速度で動作
しなければならない。特にM2の期間中のクランプを行
うパルスは、幅の狭いパルスを高いタイミング精度で発
生しなければならない。例えば、水平400垂直500
の画素を有するTVカメラ用CCDの場合、1クロック
周期はほぼ140 nsであり、クランプパルスの幅は
、はぼ35 ns となる。CCDイメージセンサの
高画質化に伴ない、水平800の画素のイメージセンサ
も製造可能であるが、この場合に同方式を通用すれば、
クランプパルスの幅は、17.5nSとなり、このこと
は極めて実現困難である。すなわち相関2Nサンプリン
グ法は、CCDイメージセンサの鵬画質化の傾向に適合
しない。
それ故に本発明の目的は、商運かつ高f#度のパルスを
公費とすることなく、相関2Mサンプリング法t−実施
できるCCDの信号読出し回路を提供することKある。
公費とすることなく、相関2Mサンプリング法t−実施
できるCCDの信号読出し回路を提供することKある。
C問題点を解決するための手段および作用)本発明によ
ればこの目的は次のようにして達成される。すなわちC
CDの出力回路に少なくとも2つのサンプルホールド回
路が接続されておシ、これらサンプルホールド回路は、
信号読出し周期毎に順次にイぎ号をサンプルホールドし
、これらサンプルホールド回路のiKそれぞれ2つのサ
ンプルホールド回路が接続されておシ、後段のサンプル
ホールド回路は、前段のテンプルホールド回路の出力を
、信号読出し周期毎に交互にサンプルホールドし、後段
のサンプルホールド回路のうち同一信号周期にサンプル
ホールドを行うものの差が、信号読出し回路の出力であ
る。
ればこの目的は次のようにして達成される。すなわちC
CDの出力回路に少なくとも2つのサンプルホールド回
路が接続されておシ、これらサンプルホールド回路は、
信号読出し周期毎に順次にイぎ号をサンプルホールドし
、これらサンプルホールド回路のiKそれぞれ2つのサ
ンプルホールド回路が接続されておシ、後段のサンプル
ホールド回路は、前段のテンプルホールド回路の出力を
、信号読出し周期毎に交互にサンプルホールドし、後段
のサンプルホールド回路のうち同一信号周期にサンプル
ホールドを行うものの差が、信号読出し回路の出力であ
る。
CCDの出力回路に、例えば2つのサンプルホールド回
路が接続されている場合、サンプリングは、2つの読出
し周期の間に1度行えばよく、又、パルスの切りかわシ
が第2の期間に相当するフィー、トスルーレベルの期間
に入っていればよいため、従来のクランプパルスに比ベ
タイミングf#llに対する要求はずっとゆるくなる。
路が接続されている場合、サンプリングは、2つの読出
し周期の間に1度行えばよく、又、パルスの切りかわシ
が第2の期間に相当するフィー、トスルーレベルの期間
に入っていればよいため、従来のクランプパルスに比ベ
タイミングf#llに対する要求はずっとゆるくなる。
また例えば6つのサンプルホールド回路を設けた場合も
、大幅にタイミング精度に対する要求はゆるくなる。
、大幅にタイミング精度に対する要求はゆるくなる。
前段に2つのサンプルホールド回路を設けた場合、後段
には4つのテンプルホールド回路が設けられる。後段の
4つのうち2つは、同じ読出し周期内に同一タイミング
でサンプルホールドを行い、しかもこれら2つのサンプ
ルホールド回路は、前段のそれぞれ別のサンプルホール
ド回路の出力をサンプルホールPする。従って後段のこ
れら2つのサンプルホールド回路のうち一方は、第2の
期間に相当するフィードスルーレベルをサンプルホール
ドしており、また他方は、第4の期間に相当する信号電
荷のレベルをサンプルホールドしている。それ故にこれ
ら2つのサンプルホールド回路の出力の差をとれば、こ
れが所望の信号電荷の量に相当することになる。
には4つのテンプルホールド回路が設けられる。後段の
4つのうち2つは、同じ読出し周期内に同一タイミング
でサンプルホールドを行い、しかもこれら2つのサンプ
ルホールド回路は、前段のそれぞれ別のサンプルホール
ド回路の出力をサンプルホールPする。従って後段のこ
れら2つのサンプルホールド回路のうち一方は、第2の
期間に相当するフィードスルーレベルをサンプルホール
ドしており、また他方は、第4の期間に相当する信号電
荷のレベルをサンプルホールドしている。それ故にこれ
ら2つのサンプルホールド回路の出力の差をとれば、こ
れが所望の信号電荷の量に相当することになる。
本発明によるOGD信号読出し回路によれば、OCD出
力回路に接続した前段のサンプルホールド回路を複数個
設けることにより延長した読出し動作時間が得られる。
力回路に接続した前段のサンプルホールド回路を複数個
設けることにより延長した読出し動作時間が得られる。
(実施例)
本発明の実施例を以下図面によって説明する。
第1図は、本発明によるCCD読出し回路の実施例を示
すブロック図である。CCDの出力回路には2つのサン
プルホールド回路21.22が接続されている。CCD
の出力波形は、第3図に示されておシ、その際フィード
スルーレベルは11で、信号電荷レベルは12で示され
ており、しかも各読出し周期は、数字に付されたダッシ
ュで区別されている。サンプルホールド回路21.22
の制御信号は、それぞれ5P21.5P22で示されて
おり、しかも制御信号5P21.5P22が高レベルに
ある際に、サンプルホールド回路21.22はサンプル
を行い、制御信号5P21゜5p22が低レベルにある
間、サンプルしたレベルをホールドする。サンプルホー
ルド回路の構成は、第2図に示されている。ここでは制
−入力端子SPに鍋しベル偏号が供給されると、スイッ
チSWが閉じ、すなわちサンプルが行われる。また制御
入力端子SPに低レベル信号が供給されている間、サン
フルル1間の最t&に達した信号の値がホ−ルドされる
。
すブロック図である。CCDの出力回路には2つのサン
プルホールド回路21.22が接続されている。CCD
の出力波形は、第3図に示されておシ、その際フィード
スルーレベルは11で、信号電荷レベルは12で示され
ており、しかも各読出し周期は、数字に付されたダッシ
ュで区別されている。サンプルホールド回路21.22
の制御信号は、それぞれ5P21.5P22で示されて
おり、しかも制御信号5P21.5P22が高レベルに
ある際に、サンプルホールド回路21.22はサンプル
を行い、制御信号5P21゜5p22が低レベルにある
間、サンプルしたレベルをホールドする。サンプルホー
ルド回路の構成は、第2図に示されている。ここでは制
−入力端子SPに鍋しベル偏号が供給されると、スイッ
チSWが閉じ、すなわちサンプルが行われる。また制御
入力端子SPに低レベル信号が供給されている間、サン
フルル1間の最t&に達した信号の値がホ−ルドされる
。
これら前段のサンプルホールド回路21.22の出力3
21と822は、第3図の821,822に示されてい
る。出力S21は、前の読出し周期にサンプルしたフィ
ードスルーレベル11をこの読出し周期にわたってホー
ルドし、かつ次の周期の間再びサンプルを続ける。すな
わち次の周期の間には、入力信号を出力にそのまま伝達
し、次のフィードスルーレベル11’をホールトスル。
21と822は、第3図の821,822に示されてい
る。出力S21は、前の読出し周期にサンプルしたフィ
ードスルーレベル11をこの読出し周期にわたってホー
ルドし、かつ次の周期の間再びサンプルを続ける。すな
わち次の周期の間には、入力信号を出力にそのまま伝達
し、次のフィードスルーレベル11’をホールトスル。
−力出力322は、信号電荷のレベル12と121をそ
のまま出力に伝達し、フィードスルーレベル11′をホ
ールドしたものである。
のまま出力に伝達し、フィードスルーレベル11′をホ
ールドしたものである。
これら出力s21.s22は、後段のサンプルホールド
回路23.24.25.2<Sによってサンプルホール
ドされる。サンプルホールド回路23と24の制御信号
は、第3図5P23で示され、サンプルホールド回路2
5と26の劃−信号は、同図5p25で示されている。
回路23.24.25.2<Sによってサンプルホール
ドされる。サンプルホールド回路23と24の制御信号
は、第3図5P23で示され、サンプルホールド回路2
5と26の劃−信号は、同図5p25で示されている。
従ってサンプルホールド回路2tKよってサンプルホー
ルドされた出力信号は、信号電荷レベル12′に相当し
、かつサンプルホールド回路24によってサンプルホー
ルドされた出力信号は、フィードスルーレベル11′に
相当する。差動増幅器27から出力される前記2つの出
力信号の差は、1つおきの読出し周期、例えば偶数番目
の読出し周期の所望の画像信号である。一方サンプルホ
ールド回路25の出力信号は、フィードスルーレベル1
1.11’に相当し、かつサンプルホールド回路26の
出力は、信号電荷レベル12.12’に相当する。差動
増幅器から出力されるこれら2つの出力信号の差は、例
えば奇数番目の読出し周期の所望の画像信号である。
ルドされた出力信号は、信号電荷レベル12′に相当し
、かつサンプルホールド回路24によってサンプルホー
ルドされた出力信号は、フィードスルーレベル11′に
相当する。差動増幅器27から出力される前記2つの出
力信号の差は、1つおきの読出し周期、例えば偶数番目
の読出し周期の所望の画像信号である。一方サンプルホ
ールド回路25の出力信号は、フィードスルーレベル1
1.11’に相当し、かつサンプルホールド回路26の
出力は、信号電荷レベル12.12’に相当する。差動
増幅器から出力されるこれら2つの出力信号の差は、例
えば奇数番目の読出し周期の所望の画像信号である。
上記の場合に光電俊侠素子上に1第4図に示すような色
配列のマイクロカラーフィルタを配置すれば、各読出し
周期毎にG、RおよびG、Bの色信号が、出力端子S2
7お工び828から独立に取出される。その場合本回路
によれば、雑音除去と同時に色分離を行うこともできる
。
配列のマイクロカラーフィルタを配置すれば、各読出し
周期毎にG、RおよびG、Bの色信号が、出力端子S2
7お工び828から独立に取出される。その場合本回路
によれば、雑音除去と同時に色分離を行うこともできる
。
第5図と第6図は、本発明による回路における前段のサ
ンプルホールド回路50,31.32を読出し周期の3
倍に相当する周期で動作させる構成とその場合の各部動
作を示す図である。この回路の動作は、第1図に示した
ものと同じであるから、第5図と第6図を比較考察すれ
ば、当業者には容易に理解できる。この場合前段のサン
プルホールP制011信号P)0.P31.P!+2の
くシ返し周期は、読出し周期の3倍になっている。また
これら制御信号の立下り点が、フィードスルーレベル(
第6図CCD出力の11.11/ 、11’に相当)の
出力される期間に一致していればよい。
ンプルホールド回路50,31.32を読出し周期の3
倍に相当する周期で動作させる構成とその場合の各部動
作を示す図である。この回路の動作は、第1図に示した
ものと同じであるから、第5図と第6図を比較考察すれ
ば、当業者には容易に理解できる。この場合前段のサン
プルホールP制011信号P)0.P31.P!+2の
くシ返し周期は、読出し周期の3倍になっている。また
これら制御信号の立下り点が、フィードスルーレベル(
第6図CCD出力の11.11/ 、11’に相当)の
出力される期間に一致していればよい。
従ってこれら制御信号に課されるタイミング精度も大幅
に緩和さj、る。
に緩和さj、る。
この場合それぞれの差動増幅器59,40゜41の出力
S39,840.S’41は、それぞれ3n−2査目、
3n−1i目、3n番目の読出し周期に対しb L、て
いる(nは正の整数)。従って、この場合に第7図に示
すような色配列のマイクロカラーフィルタを使用すれば
、それぞれの出力端子からR,G、8色1ぎ号が独立に
取出される。
S39,840.S’41は、それぞれ3n−2査目、
3n−1i目、3n番目の読出し周期に対しb L、て
いる(nは正の整数)。従って、この場合に第7図に示
すような色配列のマイクロカラーフィルタを使用すれば
、それぞれの出力端子からR,G、8色1ぎ号が独立に
取出される。
(発明の効果)
以上記載したとおり、本発明のCCDの信号読出し回路
によれば、速度、タイミング精度が緩和されたパルスで
相関2重サンプリング処理ができるため、よシ高速の、
従って高画素数のイメージセンサのリセットノイズを除
去できる。即ち、ノイズの少ない高画質の画像を実現で
きる。また、本発明は相関2重サンプリング処理と色分
離を同時に行うことができるため、回路現模、消費電力
共に小さくすることができる。
によれば、速度、タイミング精度が緩和されたパルスで
相関2重サンプリング処理ができるため、よシ高速の、
従って高画素数のイメージセンサのリセットノイズを除
去できる。即ち、ノイズの少ない高画質の画像を実現で
きる。また、本発明は相関2重サンプリング処理と色分
離を同時に行うことができるため、回路現模、消費電力
共に小さくすることができる。
aX1図は、本発明によるCCD読出し回路の第1の実
施例を示すブロック図、第2図は、サンプルホールド回
路の実施例を示す図。第3図は、第1図の回路の動作を
説明するための波形図、第4図は、本発明に有利に利用
できるマイクロカラーフィルタの略図、第5図は、本発
明による回路の第2の実施例を示すブロック図、第6図
は、第5図の回路の動作を説明するための波形図、第7
図は、本発明に有利に利用できる別のマイクロカラーフ
ィルタの略図である。 21〜26.30〜3日・旧・・サンプルホールド回路
、27.28.39〜41・・・・・・差動増幅器11
1図 112図 第3図 第 4 図 第 51!1 第6図 P37 特許庁長官 宇賀3juarS 殿1、 事件の表
示 昭和60年特許願第261542号 2、 発明の名称 CCDの低目読出し回路 3、 補正をり°る者 4、 代理人 6、 補正により増加Jる発明の数二 〇7、 補正の
対象: 明細書の「発明の詳細な説明」の欄8、 補正
の内容: 明細書第2頁第2行目、「ツユ−」の前に「
ゲイ」を挿入する。
施例を示すブロック図、第2図は、サンプルホールド回
路の実施例を示す図。第3図は、第1図の回路の動作を
説明するための波形図、第4図は、本発明に有利に利用
できるマイクロカラーフィルタの略図、第5図は、本発
明による回路の第2の実施例を示すブロック図、第6図
は、第5図の回路の動作を説明するための波形図、第7
図は、本発明に有利に利用できる別のマイクロカラーフ
ィルタの略図である。 21〜26.30〜3日・旧・・サンプルホールド回路
、27.28.39〜41・・・・・・差動増幅器11
1図 112図 第3図 第 4 図 第 51!1 第6図 P37 特許庁長官 宇賀3juarS 殿1、 事件の表
示 昭和60年特許願第261542号 2、 発明の名称 CCDの低目読出し回路 3、 補正をり°る者 4、 代理人 6、 補正により増加Jる発明の数二 〇7、 補正の
対象: 明細書の「発明の詳細な説明」の欄8、 補正
の内容: 明細書第2頁第2行目、「ツユ−」の前に「
ゲイ」を挿入する。
Claims (1)
- 【特許請求の範囲】 フローテイングデイフユージヨン型出力回路を有するC
CDの信号読出し回路において、 CCDの出力回路に少なくとも2つのサンプルホールド
回路が接続されており、これらサンプルホールド回路は
、信号読出し周期毎に順次に信号をサンプルホールドし
、これらサンプルホールド回路の後にそれぞれ2つのサ
ンプルホールド回路が接続されており、後段のサンプル
ホールド回路は、前段のサンプルホールド回路の出力を
、信号読出し周期毎に交互にサンプルホールドし、後段
のサンプルホールド回路のうち同一信号周期にサンプル
ホールドを行うものの差が、信号読出し回路の出力であ
ることを特徴とする、CCDの信号読出し回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60261542A JPS62122468A (ja) | 1985-11-22 | 1985-11-22 | Ccdの信号読出し回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60261542A JPS62122468A (ja) | 1985-11-22 | 1985-11-22 | Ccdの信号読出し回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62122468A true JPS62122468A (ja) | 1987-06-03 |
JPH0553355B2 JPH0553355B2 (ja) | 1993-08-09 |
Family
ID=17363341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60261542A Granted JPS62122468A (ja) | 1985-11-22 | 1985-11-22 | Ccdの信号読出し回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62122468A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007014158A (ja) * | 2005-07-01 | 2007-01-18 | Yaskawa Electric Corp | 回転子とその製造方法および電動機 |
JP2010166361A (ja) * | 2009-01-16 | 2010-07-29 | Asahi Kasei Electronics Co Ltd | 相関二重サンプリング装置及びイメージセンサシステム |
US11817746B2 (en) | 2020-11-23 | 2023-11-14 | POSTECH Research and Business Development Foundation | 2-segment quasi-Halbach rotor of motor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116374A (en) * | 1980-02-20 | 1981-09-12 | Sony Corp | Charge detection circuit |
-
1985
- 1985-11-22 JP JP60261542A patent/JPS62122468A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116374A (en) * | 1980-02-20 | 1981-09-12 | Sony Corp | Charge detection circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007014158A (ja) * | 2005-07-01 | 2007-01-18 | Yaskawa Electric Corp | 回転子とその製造方法および電動機 |
JP2010166361A (ja) * | 2009-01-16 | 2010-07-29 | Asahi Kasei Electronics Co Ltd | 相関二重サンプリング装置及びイメージセンサシステム |
US11817746B2 (en) | 2020-11-23 | 2023-11-14 | POSTECH Research and Business Development Foundation | 2-segment quasi-Halbach rotor of motor |
Also Published As
Publication number | Publication date |
---|---|
JPH0553355B2 (ja) | 1993-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10108081A (ja) | 固体撮像装置およびその信号処理方法並びにカメラ | |
JPS59160374A (ja) | 光電変換装置 | |
JPS62122468A (ja) | Ccdの信号読出し回路 | |
US4725748A (en) | High speed data acquisition utilizing multiple charge transfer delay lines | |
JPH10173859A (ja) | アナログ信号処理回路 | |
JPH11225289A (ja) | エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 | |
JPH05137071A (ja) | 固体撮像装置 | |
JPH04126477A (ja) | デジタルccdカメラ | |
JPH04113766A (ja) | 固体撮像装置 | |
JP2845289B2 (ja) | 画像データの高速合成方法 | |
JPH04199968A (ja) | 固体撮像装置 | |
JPH0310562A (ja) | 信号補正装置 | |
JPS6268372A (ja) | 固体撮像素子 | |
JPH02154395A (ja) | 相関2重サンプリング回路 | |
JPS6313581A (ja) | 固体撮像装置 | |
JPH03135176A (ja) | 固体撮像装置 | |
JPH10178589A (ja) | 固体撮像装置 | |
JP2994430B2 (ja) | 画像読取装置 | |
CN116686300A (zh) | 平板探测器及平板探测器执行的方法 | |
JPH0451787A (ja) | Ccd遅延差雑音除去回路 | |
JPH01117481A (ja) | 信号読出し装置 | |
JPH03120975A (ja) | 信号発生装置 | |
JPH0734591B2 (ja) | 固体撮像装置 | |
JPH01238381A (ja) | 光電変換装置 | |
JPS62298271A (ja) | 密着形イメ−ジセンサユニツトの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |