JPS62120164A - サ−マルヘツド多値駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ概　要〕 本発明はダイレクトドライブ型サーマルヘッドを用いて
パルス幅変調による多階調記録を行なうサーマルプリン
タにおいて、多値駆動を高精度に制御し、かつ記録速度
を上げるため、２値化処理を並行して行なった上で、さ
らに置皿変換処理を行ない、得られた２値記録データ列
を並列にダイレクトドライブ（以下ＤＤと略す）型サー
マルヘｙＦに転送することにより、実質的なデータ転送
速度を向上させるとともに、２値化処理の速度がデータ
転送速度の制約を受けないようにしたものである。

〔産業上の利用分野〕

本発明は、パルス幅変調による多階調記録をドライブ回
路を搭載したＤＤ型サーマルヘッドで実現できるサーマ
ルヘッド多値駆動装置に関するものである。

熱を利用して文字１図形等の記録を行う方式として、感
熱記録方式と熱転写記録方式と広く用いられており、両
方式共に発熱素子の駆動手段は類似しているものである
。又発熱素子の走査方式としては、ライン記録方式とシ
リアル記録方式とがあり、一般に、前者の方式は、高速
記録装置に用いられ、後者の方式は、廉価な低速記録装
置に用いられている。又ライン記録方式に於いては、サ
ーマルヘッドの発熱素子の数が多いので、リード線引出
しには、ダイオードマトリクスを用いるＤＭ型と、駆動
トランジスタやランチ回路等を集積化したドライブ回路
を搭載したダイレクトドライブ（ＤＤ）型とがある。こ
のｌＤＤ型サーマルヘッドは、コネクタ等の周辺部分の
構成が簡単化されるので、広く用いられている。

一方、多階調記録を実現する方法としては、駆動電圧を
制御する方法とパルス幅を制御する方法とがある。しか
し、一般には制御の容易さと制御精度の点から、パルス
幅を制御して多階調記録を行なうバ、ルス幅変調方式が
用いられている。

〔従来の技術〕

熱転写プリンタは、例えば、第７図に示すように、サー
マルヘッド２１とプラテン２４との間に、インクシート
２２と記録紙２３とが配置され、サーマルヘッド２１を
記録データに従って駆動して発熱させ、その発生熱によ
りインクシート２２から記録紙２３にインクが転写され
、１ラインの記録終了により、インクシート２２と記録
紙２３とが矢印方向に搬送される。これを繰り返すこと
により、ドツトパターンが記録紙２３に記録される。

第８図はサーマルヘッドの概略断面図であり、発熱部を
示すものであって、２５は保護層、２６はリード線、２
７は発熱抵抗体、２８はグレーズ層、２９は基板、３０
は放熱板である。このサーマルヘッドに於ける蓄熱は、
グレーズ層２８による時定数の小さいもの（ミリ秒オー
ダ）と、基板１９、放熱板２０までを含む時定数の大き
いもの（秒乃至分オーダ）とがある。

サーマルヘッドの発熱抵抗体２７の蓄熱により、成るド
ツト位置の記録濃度に対応する駆動条件は、そのドツト
位置の直前の記録データに大きく依存する。即ち、黒／
白の２値の記録を行う場合に、直前の記録データが黒の
場合、これは白の場合よりも発熱抵抗体２７の初期温度
が高くなっているので、同一条件で駆動した時に記録温
度が高くなり過ぎる。この発熱抵抗体２７に於ける蓄熱
現象は高速で変化するから、温度検出器を用いてフィー
ドバック方式により補正を行うことは一般には不可能で
ある。従って、サーマルヘッドの加熱冷却特性の理論式
に基づいて駆動条件が補正される。

即ち、直前の記録データが黒ならば、これは白の場合よ
りも駆動電力を低減するもので、例えば、駆動パルス幅
を短くするか、又は駆動パルス波高値を低くするもので
ある。

時定数の大きいサーマルヘッドを用いて記録を行う場合
や、時定数より短い周期で高速記録を行う場合、更には
多階調記録を行う場合等には、直前の記録データだけで
な（、数ライン前までの記録データを調べて、駆動条件
の補正演算を行う必要が生じる。

又グレーズ層２８等の蓄熱により、サーマルヘッド全体
の温度が上昇したり、高濃度の記録が集中した部分だけ
、局所的に温度が上昇したりすることがあり、この為に
、長時間記録を行うと、記録？署度が上昇して細かいパ
ターンがつふれたり、白部分が黒ずんだり、或いはサー
マルへノドの畏さ方向に記録’ｔＭ度差が生じたり＼す
る。この場合の蓄熱現象は比較的低速であるから、基板
２９の温度を検出する温度検出器等を用いてフィードバ
ック方式により補正できるものである。即ち、基板２９
の温度が上昇するに従って駆動電力を低減するものであ
る。又サーマルヘッドの長さ方向の温度分布を補償する
には、温度検出を複数個所で行い、これに対応してサー
マルへ・ノドの駆動回路を複数のブロックに分割し、各
ブロックについて駆動条件を制御することになる。

発熱抵抗体２７の時間温度特性は、次式で近僚されるも
のである。但し、ｔ；時刻、なお駆動ノぐルス印加時を
ｔ＝０とする。Ｔ（ｔ）　　；時刻に於ける発熱抵抗体
温度、Ｔａ；周囲温度、τ；発熱抵抗体での蓄熱の熱時
定数又はグレーズ層等での蓄熱の熱時定数、ｔＷ；駆動
パルス幅、Ｗ；印加電力、Ｒ；熱抵抗である。

（ａ）　ｔ　ｗ≦τの場合、 ０≦（≦ｔｗＯ時、 ｔｗｓｔ≦τの時、 ＋Ｔａ　　　　　　　　　　　　　　　　　　　　　　
　　　　・・・・・・（コ）ｒ≦ｔ≦τ＋ｔｗＯ時、 ｔ≧τ＋ｔｗの時、 ＋Ｔａ　　　　　　　　　　　　　　　　　・・・・・
・（４）山）ｔｗ≧℃の場合、 ０≦ｔ≦τの場合、 τ≦ｔ≦ｔｗＯ時、 ｔＷ５ｔ≦ｔｗ＋τの時、 只 ｔ＝？ｔｗ＋での時、 １（ｔ）　＝５Ｒｉ　ｅ−（ｔ−Ｌｗｌ　／　、ｒ　−
ｅ　−ｔ／　ｒ　　ｉπ２ ＋Ｔａ　　　　　　　　　　　　　　　　　　　　　・
・・・・・（８）前述の温度特性を図示すると、第９図
に示すものとなる。

又発熱抵抗体温度と記録濃度Ｄｃとの関係は、次式で与
えられる。

但し、ＤＯ；飽和濃度、Ｃ１；インクの転写定数、Ｑ；
インク転写の障壁ポテンシャル、Ｋ；ボルツマン定数、
ＣＨ；発熱抵抗体からインクシートへの熱伝達に関する
定数である。

多階調記録を実現するには、駆動電圧を制御するか、又
はパルス幅を制御することになるが、一般には、制御の
容易さと制御精度の点から、パルス幅制御が用いられる
。

第１Ｏ図は駆動波形と発熱温度との説明図あり、記録信
号Ｐ１．Ｐ２．Ｐ３．Ｐ４のパルス幅Ｗ１＜Ｗ２＜Ｗ３
＜Ｗ４は、記録階調レベルに対応して規定されるもので
あり、記録信号ＰＩ−Ｐ４に対応した発熱素子の温度は
、曲線ａ　％　ｄのように変化し、記録信号のパルス幅
が大きい程、発熱素子の温度は高くなるから、記録濃度
が大きくなる。

従って、記録信号のパルス幅を制御することにより、多
階調記録が可能となる。

前述のようなパルス幅変調による多階調記録を実現する
手段としては、記録データに基づいた記録パルスを、計
数回路を用いて発生する手段が一般的である。〔従来法
１〕 即ち、記録階調レベルに対応した記録データを計数回路
にプリセットし、クロック信号をダウンカウントして、
０になるまで、クロック信号に従った記録パルスを発生
するものである。しかし、サーマルへ・ノドの発熱素子
毎に計数回路を設ける必要があり、従って、回路規模が
大きくなる。更に、記録データを各計数回路にプリセッ
トするものであるから、ＤＭ型サーマルヘッドにのみ適
用でき、Ｄ　Ｉ）型サーマルヘッドには適用できないも
のである。

そこで、階調レー、ルによって規定されるパルス幅の記
録パルスを時間的に分ｖ１シ、分割駆動時点毎に２値記
録と同様な手段でサーマルヘッドを駆動し、分割駆動回
路の制御により等価的にパルス幅変調として多階調記録
を行う手段が提案された。

この場合、記録データをシフトレジスタにシフトさせた
後に、ラッチ回路にラッチして発熱素子を駆動するから
、ＤＤ型サーマルヘッドにも適用することができるもの
である。

通常の２値記録は、１ライン分の記録を１回の駆動で終
了することになるが、前述の分割駆動方式は、１ライン
分の記録を、階調データに対応した回数だけ駆動を繰り
返して、等価的に記録パルスのパルス幅を制御するもの
である。

第１１図は、パルス幅変調による多階調記録の原理を示
す図であり、゛８階調記録の場合を示している。パルス
幅（ｔｏ−ｔｏ）、　（ｊ＋−ｊｏ）＋・・・（ｔ、ｔ
ｏ）は同図（上）の記録特性に示すように記録すべき情
報の階３ｆｆｉレベル（Ｌｏ＋Ｌ＋、・・・ｌ７．）に
よって規定されるものであり、最低レベルｉ、ｏ（すな
わら“白”）では記録パルスは印加されない。ところで
、前述した従来のＤＤ型サーマルヘッドによる多階調記
録に於いては、第１１図（Ｂ）及び第１２図に示すよう
に最大階調レベルＬ、に対応する記録パルスのパルス幅
を（階調レベル数−１）で等分し、通常の２値記録を（
階調レベル数−１）回だけ繰り返して駆動することによ
り多階調記録を実現する。〔従来法２〕 従って、階調レベルＬＯ（白）の場合は記録パルスを印
加しないので記録データは“０”のままであり、又階調
レベルがＬ４の場合は、記録パルスを４回繰り返して印
加するから、記録データは分割駆動の時刻ｔ、　ｌ〜ｔ
３′に於いて“　１”になり、時刻ｔ　、　ｌ以降は０
”となる。又最大階調レベルＬ、の場合は、記録パルス
を７回繰り返し印加するから、そＯ記録データは、分割
駆動の時刻１　、　／〜ｔｂ′に於いて“１゛になり、
時刻ｔ７１以降は“０″となる。

ところが、第１１図に示すように、階調レベルに比例し
たパルス幅（ｔｏ　’　−ｔｏ　’　）、（ｔｉ　’　
−ｔｏ　’　）。

・・・、（ｔｔ’−ｔｏ’）でサーマルヘッドを駆動す
ると、その結果得られる記！！濃度はＬ　ｏ　’　＋　
　Ｌ　、’　、　・・・。

■−７′に示す様に実行階調教が減少し、中間部の階調
性が損なわれてしまう。また、周囲温度の変動があった
場合には同一階調レベルでサーマルヘッドを駆動しても
、得られる記録濃度は一定とはならない。一方、所定の
階調レベル数に対して、得られる記録？Ｍ　ｇを第１１
図１、Ｏ＋　Ｌ　Ｉ　＋・・・、Ｌ、のように等分した
い場合の、各階調レベルに対応する記録パルスのパルス
幅＜１．−仁。）、（Ｌ−ｔｏ）、・・・。

（ｔｔ−ｔｏ）の差（ｔ、−ｔｔ−Ｐｉ−１）（ｉ＝１
〜７）は一定ではなく、最も小さい部分は単純平均値（
ｔｆｆ−ｔｏ）／　７よりもかなり小さくなる。これら
２点を満足する方法として、分割回数及び分割時刻は従
来のままで、第１３図に示すトスローブ信号ＳＴＢのパ
ルス幅を各分割駆動毎に変化させることも堤供されてい
る。

〔従来法う〕

しかし例えば発熱素子ｌの抵抗値ムラや主走査方向での
蓄熱等を補償する場合に不可欠な各発熱素子１毎のパル
ス幅制御を行なうことは不可能であった。更に、カラー
熱転写プリンタの場合には色毎に第１１図に示す発生特
性が異なるため、各１１１ｔｍレベルＬ０〜Ｌ？に対応
する記録パルスのパルス幅Ｐ０〜Ｐ？は、前記（ｔｉ　
　ｔｉ−Ｐｉ−１）　（ｉ・１〜７）のうちの最小値Δ
Ｐｍｉｎよりもさらに数分の１以下の時間単位で制御で
きる必要がある。

そこで、本出願人は既にΔＰｍｉｎより短かい任意の周
期をサプライン周期Ｔｓとして、■ライン分の記録周期
Ｔをに個のサプライン周期Ｔｓの集まりと見なし、各発
熱抵抗体（１）の記録パルスをに個の２値記録データ列
の繰り返し駆動で生成する方法を提案した。ここでは、
第１１図の記録特性を例にとり説明する。第１１図から
、最大パルス幅Ｐ　？　（□　ｂ−ｔｏ）は４．９ｍｓ
、ΔＰｍｉｎは０．３ｍｓであるので、今すプライン周
ＭＴＳを０．１　ｍｓと設定すると、ｔ０〜ｔヮの時刻
は第１４図に示す様にザブライン番号Ｓ　Ｌで表わされ
ることになる。生成される２値記録データ列は基本的に
は第１２図を用いた場合と同じであり、階調レベルがＬ
ｉであれば時刻Ｌ０〜ｔ、−１に於いて“１”、すなわ
ちサプライン番号θ〜ＳＬ＋　−１（ＳＬｉ　−＋　は
時刻ｔ、−１に対応するサプライン番号）に於いて“１
”となり、時刻ｔ、以降、すなわちサプライン番号ＳＬ
ｉ以降で“０”となる。

この方法を実現する回路の一例として、第１５図に回路
ブロック図を示す。第１５図において、ＲＯＭｌ０は階
調データをアドレスとして、生成する２値データ列のう
ち最初に“Ｏ”データを発生するサプライン番号ＮｓＬ
を出力するものである。

ＣＮＴ（１０１は１ドツト分の階調データについて、ニ
ライン分のサプライン番号Ｏ〜（Ｋ−１）を発生する計
数回路である。　ＣＭＰ１２はＲＯＭｌ０から出力され
るサプライン番号ＮｆｆＬとＣＮＴ（Ｉ　）１１から出
力されるサプライン番号Ａｉ＋を比較して２値記録デー
タ列を発生する比較器である。ＲＡＭ５はＣＭＰ１２で
生成した２値記録データ列を１ライン分格納するメモリ
である。ＣＮＴ（ｎ）１３は１ライン中のドツトアドレ
スＡｄを発生する計数回路である。ＲＡＭ５に２値記録
データ列を書込む時は、クロックＣＫＳかにヶ入力され
る度にクロックＣＫＤが１個入力され、クロックＣＨＤ
が１ラインのドツト数Ｎｄだけ入力されたら書込みが終
了する。逆にＲＡ？＋５から２値記録データ列を読出す
場合は、クロックＣＫＤがＮｄ個入力される度にクロッ
クＣＫＳが１個入力され、クロックＣＫＳかに個入力さ
れると１ラインの階調記録が終了する。実際にはＣＮＴ
（１）ＩＩ　、ＣＮＴ（１１）１３およびＲＡ？Ｉ５は
２組用意され、ＲＡＭ５の書込み／続出しは２組を１ラ
イン毎に切換えて排他的に行なわれる。ＲＡＭ５の容量
は、第７図に示す例の場合は２５６ＫＸ１ビツトで十分
である。（ＫＸＮｄビット）カラー化あるいは蓄熱補償
に対しては、ＲＯＭｌ０にカラ一種別、あるいは温度デ
ータを入力することにより容易に対処することも可能で
ある。また、ＲＡＭ　（５）への書込み／読出しを１ラ
イン内で排他的に行なう場合には、ＣＮＴ（１）１１　
、ＣＮＴ（ｎ　）１３およびＲＡＭ　（５）は１組でよ
い。

ところで、記録領域がＡ４版で、解像度を８本／ｍｍと
した場合に、サーマルヘッドの発熱素子１の数は、１７
２８個必要となり、第１３図に示す従来のＤＤ型サーマ
ルヘッドのデータ転送速度を２ＭＨｚとすると、１ライ
ン分の２値記録データ列を転送する為に、８６４μｓの
時間を要することになる。従って、第１３図に示す従来
のＤＤ型サーマルヘッドを用いた場合には、前述のサプ
ライン周期での分割駆動によるパルス変調制御は不可能
である。

これに対しても、本出願人は既に第１６図に示す構成の
サーマルヘッドを提案している。すなわち、１ライン分
の２値記録データ列を４個に分割した分割記録データ旧
、、　Ｄｌ、、・・・ＤＩＮを、各々１個あるいはカス
ケード接続された複数個のｍビットのシフトレジスタの
入力端子Ｄ１に加えてシフトさせるもので、第１３図に
示す従来のＤＤ型サーマルヘッドに比べて、等価的に１
倍のデータ転送速度が得られることになる。

以上２つの提案により、第１５図に示す２値記録データ
発生回路で発生した２値記録データ列を置皿変換回路を
介して第１６図に示すマルチデータ入力ＤＤ型サーマル
ヘッドに加えれば、ザブライン周期Ｔｓは 〔〕はガウス記号 ｆ：２値記録データ発生周波数 で表わされ、今ｆ＝１６ＭＨｚ　　、Ｉ！＝ｎ、ｎ＝５
４、およびｒｎ−３２とすると、弐ｏのよりサプライン
周期Ｔｓは［０８μｓとなり、第１１図の記録特性を従
来の多値記録に比べ高速に、かつ高精度に得ることがで
きる。〔従来法４〕 また、第１５図に示す２（！記録データ発生回路を４個
用意し、各２値記録データ発住回路で発生した１個の２
値記録データ列を第１６図に示すマルチデータ入力ＤＤ
型サーマルヘッドに加えれば、サプライン周期Ｔｓ’は 以下余白 〔〕はガウス記号 で表わされ、今一＞’１ＭＨｚ　　、　ｊ！−ｎ　、　
ｎ＝５４、およびｍ−３２とすれば弐〇〇よりサプライ
ン周期Ｔｓ’は、１６μｓとなり、更に高精度に多階調
記録を行なうことができる。〔従来法５〕〔発明が解決
しようとする問題点〕 従来のサプライン周期分割駆動でパルス幅制御を行なう
サーマルプリンタ（従来法４及び従来法５）では、マル
チデータ入力ＤＤ型す−マルヘフドに加える４個の２値
記録データをβビットのシフトレジスタを用いて時分割
で発生する（従来法４）か、あるいは１個の２値記録デ
ータ発生回路を用いて並列処理で発生する（従来法５）
ように構成されているため、前者はサプライン周期ＴＳ
を短縮することが困難であり、後者は回路規模が膨大な
るものになるといった欠点を生じていた。

又、発熱素子の駆動時間と記録濃度との関係は、一般に
は第１１図に示すような緩やかな傾斜ではなく、さらに
記録時間を短縮するために最大階調レベルＬ７に対応す
る記録パルスのパルス幅Ｐ７も小さくなる傾向にある。

一方、記録画質の向上を図る場合には、要求される階調
レベル数を大きくする必要がある。従づて、前述の隣接
する階調レベルに対応するパルス幅の差の最小値ΔＰＩ
ｌｌｉｎは、数ＩＱと入り、従来法４で実現することは
困難であった。

本発明はこのような点に鑑みて創作されたもので、廉価
でかつ小規模な構成で、マルチデータ入力ＤＤ型サーマ
ルヘッドに加える２個の２値記録データの発生速度を向
上させて、高精度でかつ高速な多階調記録を可能とする
サーマルヘッド多値駆動装置を提供することを目的とし
ている。

〔問題点を解決するための手段〕

第１図は本発明の多値駆動制御回路の原理ブロック図で
ある。図中、■は１ライン分のｎｘｍ個の発熱素子、２
−１〜２−Ｉｎはサーマルヘッド上のｍビットのランチ
回路、３−１〜３−ｎはサーマルヘッド上のｍビットの
シフトレジスタ、５−１〜５−には階調データを２値記
録データ列に変換する回路、６−１〜６−には１個の２
値記録データ列をｊ個の２値記録データ列に変換する回
路である。

第１図に示すように、本発明の多値駆動制御回路は、１
ラインの記録領域をに個に分割し、ｋ個の各領域の階調
データＯＬからΔＰａ１ｎより十分短かい周期のクロッ
ク５ＣＫ２を用いてに個の２値記録データ列を生成し、
更に各々の２値記録データ列を商館変換してｊ個の２値
記録データ列に変換して、合計１個（図ではｆｆ１＝ｎ
）の２値記録データ列をマルチデータ入力ＤＤサーマル
ヘッドに供給し、サーマルヘッド上のシフトレジスタは
をシフトさせる毎に、ｎ個のラッチ回路２−１〜２−ｎ
にロードパルスＬＤＩを加えて、１ライン分の２値記録
データ列をラッチ回路２−１〜２−ｎにロードする構成
としたものである。

〔作　用〕

本発明においては、マルチデータ入力ＤＤ型サーマルヘ
ッドに加える１個の２値記録データ列をに個の２値記録
データ列に変換し、さらに各２値記録データ列をｊ個の
２値記録データ列に商館変換することより得ているため
、サーマルヘッドのデータ転送と２値記録データ列の発
生とが切り離され、この結果並列処理の個数ｋを小さく
でき、回路規模を増やさずに高精度かつ高速な多階調記
録ができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例の要部ブロック図であリ、１ラ
インをに個に分割した部分領域について示したものであ
る。この実施例に於いては、ｍ　＝３２　、　ｎ　＝５
４　、　！！　＝５４．およびに＝７とした場合を示し
ており、第１図における置皿変換回路６−７の８個の出
力のうちの６個だけがサーマルヘッド上のシフトレジス
タ３−４９〜３−５４のデータ入力端子に接続される。

又、第２図で駆動する発熱素子１の個数は２５６個であ
り、サプライン周期を１６μｓ、記録パルスのパルス幅
の最大値を４，０９６ｍ５　（サプライン数を２５６と
する）とする。このときの！？ＡＭ　Ｓ−１のり−ド／
ライトのタイミングを第３図に示すが、Ｒ／Ｗ−“１”
の期間が前述の記録パルスのパルス幅の最大値４．０９
６ｍ５に対応する。

本実施例のＲＡＭライトデータ及びＲＡＭ　リード／ラ
イトアドレス発生部４は第１図には図示していないが、
ｌ？ＡＭ５−１〜５−７に対して共連に接続されるため
に１個だけでよい。

１メ下、本発明の動作を第３図〜第６図のタイムチャー
トを用いて詳説する。

第２図に於いて、ＲＯＭ　１０は階調データをアドレス
止して、生成する２値データ列のうち最初に“０”デー
タを発生するザブライン番号１．を出力するものである
。、ＣＮＴ　（１）　１１はＩドツト分の階調チ゛−夕
について、１う・イン分のサグライン番号Ｏ〜２５５を
発生ずる計数回路である。フンパレータ１２は、１２０
Ｍ　１０から出力されるサプライン番号ＮＳＬとＣＮＴ
（１）１１から出力されるサプライン番号Ａ□を比較し
て６．２値記録データ列を発生する比較回路である。Ｒ
ＡＭ　５−１はコンパレータ１２で生成した２５６ドツ
ト分の２値記録データ列を格納するメモリであり、６４
Ｋｘｌビツト構成となっている。ＣＮＴ　　（Ｉｆ）　
１３は、分割された領域内のドツトアドレスＡｄを発生
する計数回路である。

ＲＡＭ　５．、．１に２値記録データ列を書き込む時は
、１ドツト分の１ｕｌｌデータを人力する度にサプライ
ン番号更新クリックＣＫＳが２５６個入力されて、各サ
プライン番号４と対する２値記録データ列が生成され１
、．れ前２５６ドソト２に−）いて繰り返すことになる
。（第４図参照）今、４１ブライン番号更新クロックＣ
ＫＳの周波数を１６ＭＨ２と１’−、Ｂ　、、、１：　
、１．０９６ｍ５でＲＡＭ５−１　＼の書き込みは終了
する。

次にＲＡＭ　Ｓ−１に格納された２値記録データ列を読
出す時は、サプライン周期Ｔｓと同一周期のサブ：′フ
ィン番号更新クロックＣＫＳによりサプライン番号ＡＳ
Ｌが更新される毎に、ドツト位置アドレス更新クロック
ＣＫＤが２５６個入力されて、各サプライン番号に於け
る２５６ドツト分の２値記録データ列が読み出され、こ
の動作がサプライン番号０〜２５５に対して繰り返され
ることになる。（第５図参照）このとき、ドツト位置ア
ドレスＡｄは３２×ｘ＋ｙ（ｘはシフトレジスタ（ＩＩ
）の番号、ｙは各シフトレジスタ（ＩＩ）から出力され
るデータ端ｒの番号）で表わされ、ｙがＯ〜３１まで１
つずつ増える毎にＸはＯ〜７まで増え、各サブラ・イン
内でのドツト位置アドレスＡｄは第５図及び第６図に示
すよ・）に変化する。又、サブラ・イン更新クロックＣ
ＫＳ及びドツト位置マドレス更新クロックＣＫＤは、Ｒ
ＡＭ　５−１の動作モード（リード、／ライト）るこよ
り適宜選択される。

ＲＡＭ　５−ｉか為Ｓ′ごみ；ｐされた。：値妃ｚくデ
ータ列Ｚ２よ、８ビツトシフトレジスタ（［）１５に人
力され、第２図に示す８個のシフトレジスタ（ＩＩ＞　
　３−１〜３−８の入力端子Ｄ１．−Ｄ１．への入力ｊ
′−夕に対応するように、８個の２値記録ｆ−夕に変換
され、シフトクロックＣＫＤが８個入力される毎に分周
回路１４で発生されるロードパルス１．ｃＫ　ｅよって
ランチ回路（Ｉ）１６に保持される。う・ソ千回路（Ｉ
）１６の８個の各出力はサーマルヘッド上、の８個のシ
フトしジスタ（ＩＩ）　　３−、ｉ〜３−８のテ゛−タ
入力端了に接続、さＪ１４、各出力（ｆ）　−３’−９
１１ｉｉ　）’＄　（２，、ｉ′第Ｆ＋　図ｃ”’：　
示ｔように発熱素子ｌの：′ット位置番ご対応している
。

、−の実施例１７、：よれば、超高速ｊ％１路素子を用
いることなく、また？値記録データ列の規模を大きくす
ることなく、サーマルヘッドへのＹ−夕転送速度をトげ
ることができ、高精度ｊｉｂ）多階調記録が可能となる
。。又、特に第２図に示す構成では１、ＲＡＭ５−１　
、：シフトレジスタ（１）１５及びフッチ回路（１）１
６だけを７組用意すればよく１２回路規模を小さくでき
る効果がある。

なお１、”の実ちり例ではＲＡＭへ１・・、１′フ）１
１−　ド／うイトを１ライン内で排他的に行なったが、
ＣＮＴ（１）　１１．ＣＮＴ　（ＩＩ）　１３及びＲＡ
Ｉ’！　５−１を２Ｍｌ用意してｌ？ＡＭ　５−１　の
り一ド／ライトを１ライン毎に切換えて排他的に行なう
こともできる。

〔発明の効果〕

以上述べてきたように、本発明によれば、並列処理によ
る２値記録データ列発生手段と直並変換手段を組合わせ
ることにより、サーマルヘッドへのデータ転送速度を向
上させ、かつ２値化処理をサーマルヘッドへのデータ転
送と切り離すことができることから、廉価かつ小規模な
回路で高精度の高速多階調記録を実現でき、実用的には
極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図〜第６図
は本発明の詳細な説明するためのタイムチャート、 第７図は熱転写プリンタの説明図、 第８図はサーマルヘッドの概略断面図、第９同は発熱抵
抗体の時間温疫特牲記明図、第１０図は駆動波形と発熱
温度との説明図、第１１図は駆動時間と記録濃度との関
係説明図、第１２図は従来法に於ける階調レベルと記録
データとの説明図、 第１３図は従来法に於けるＤＤ型サーマルヘッドの構成
を示す図、 第１４図は駆動時間とザブライン番号との説明図、 第１５図は２値記録データ列発生回路のブロック図、 第１６図は本発明の実施例で使用するマルチデータ入力
ＤＤ型サーマルヘッドの構成図である。 第１図、第２図において、 １は発熱素子、 ２−１〜２−ｎはう・７千回路、 ３−１〜３−ｎはシフトレジスタ、 ５−１〜Ｊ　−ｋは階調データを２値記録データ列に変
換するＲＡＭ、 ６−１〜６−には１個の２値記録データ列をｊ個の２値
記録データ列に変換する回路、 １０はＲＯＭ、 １１　、１３は計数回路、 １４は分周回路、 １５はシフトレジスタ、 １６はラッチ回路である。

Claims (1)

【特許請求の範囲】
1. （１）１ライン分のｎ×ｍ個の発熱素子（１）を駆動す
   る為の２値記録データ列を保持するｎ（ｎ２２）個のｍ
   （ｍ≧２）ビットのラッチ回路（２−１）〜（２−ｎ）
   と、ｎ個のｍビットのシフトレジスタ（３−１）〜（３
   −ｎ）と、ｌ（１≦ｌ≦ｍ）個のデータ入力端子と、ｎ
   個の前記シフトレジスタ（３−１）〜（３−ｎ）に共通
   に接続されるシフトクロック入力端子と、ｎ個の前記ラ
   ッチ回路（２−１）〜（２−ｎ）に共通に接続されるロ
   ードパルス入力端子とを具備してなるサーマルヘッドと
   、隣接する２つの階調レベルＬ＿ｉ、Ｌ＿ｉ＿−＿１に
   対応するパルス幅Ｐ＿ｉ、Ｐ＿ｉ＿−＿１の差ΔＰ＿ｉ
   （＝Ｐ＿ｉ−Ｐ＿ｉ＿−１）のうちの最少値をΔＰｍｉ
   ｎとして、ΔＰｍｉｎ／（ａ×Ｃ×ｍ）（ａはａ≧１な
   る整数、Ｃはｎ／ｌ≦Ｃ＜ｎ／ｌ＋１なる整数の周期で
   、１ラインの記録領域をｋ（２≦ｋ≦ｌ個に分割した各
   領域の階調データから２値記録データ列を発生するｋ個
   の２値記録データ列発生手段（５−１）〜（５−ｋ）と
   、各２値記録データ列発生手段（５−１）〜（５−ｋ）
   により発生した２値記録データ列をｊ（ｊはｍ／ｋ≦ｊ
   ＜ｍ／ｋ＋１なる整数）個の２値記録データ列に変換す
   るｋ個のｊビットの直並変換手段（６−１）〜（６−ｋ
   ）とを有し、該ｋ個の直並変換手段（６−１）〜（６−
   ｋ）により発生したｊ×ｋ個のうちのｌ個の２値記録デ
   ータ列が前記サーマルヘッド（４）のｌ個のデータ入力
   端子に接続されて成ることを特徴とするサーマルヘッド
   多値駆動装置。