JPS62198259A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS62198259A JPS62198259A JP61040816A JP4081686A JPS62198259A JP S62198259 A JPS62198259 A JP S62198259A JP 61040816 A JP61040816 A JP 61040816A JP 4081686 A JP4081686 A JP 4081686A JP S62198259 A JPS62198259 A JP S62198259A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- recording
- circuit
- recordable
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、サーマルヘッド、より詳細には。
サーマルヘッドの駆動回路に関する。
災米技亙
一ラインサーマルヘッドは、従来、ドライバーの搭載さ
れたものが一般的に用いられている。これは、本来、−
ライン一括記録を可能とし、高速記録を可能とするもの
であった。しかし、一括記録を行うには大きな電力を必
要とするため、実際にはブロック弁別し、時分割記録を
行っている。
れたものが一般的に用いられている。これは、本来、−
ライン一括記録を可能とし、高速記録を可能とするもの
であった。しかし、一括記録を行うには大きな電力を必
要とするため、実際にはブロック弁別し、時分割記録を
行っている。
また、特開昭56−62467号公報に記載された発明
は、ダイオードチップに相当する儂積回路中に走査駆動
回路を内蔵してマトリックス配線をなくしたものである
が、このものは、白スキップ機能の効率が悪く、また、
時分割記録を行う場合、分割数分の記録可信号となり、
信号線の数が多くなる等の欠点があった。
は、ダイオードチップに相当する儂積回路中に走査駆動
回路を内蔵してマトリックス配線をなくしたものである
が、このものは、白スキップ機能の効率が悪く、また、
時分割記録を行う場合、分割数分の記録可信号となり、
信号線の数が多くなる等の欠点があった。
l−一血
本発明は、上述のごとき実情に鑑みてなされたもので、
特に、小容量の電源で、かつ、高速の印写を行うことの
できるサーマルヘッドを提供することを目的としてなさ
れたものである。
特に、小容量の電源で、かつ、高速の印写を行うことの
できるサーマルヘッドを提供することを目的としてなさ
れたものである。
構 成
本発明は、上記目的を達成するために、一列に配列され
た発熱抵抗体と、これらの発熱抵抗体に各々接続され、
記録信号に応じて前記発熱抵抗体を個々に駆動する駆動
素子と、直列に入力される記録信号を分配する分配回路
と、直列に入力される記録可信号を分配する分配回路と
、各駆動素子に出力が接続された前記各記録信号と各記
録可信号をゲートするゲート回路よりなることを特徴と
したものである。以下、本発明の実施例に基いて説明す
る6 第1図は、本発明によるサーマルヘッドを用いた記録装
置の一実施例を説明するための構成図で、図中、1は発
熱抵抗体、2は駆動素子、3は電源、4はゲート回路、
5は制御用シフトレジスタ、6はラッチ回路、7は画信
号用シフトレジスタ、8は記録可信号発生手段、9は制
御回路で、前記発熱抵抗体1.駆動素子2.ゲート回路
4.制御用シフトレジスタ5.ラッチ回路6.及び、画
像信号用シフトレジスタ7によりサーマルヘッドを構成
している。制御回路9より直列に出力された記録信号d
は、クロックeによって画信号シフトレジスタ7に転送
され、該シフトレジスタ7の出力画信号d 、 = d
nはラッチ信号Cによってラッチ回路6に並列転送さ
れる6ラツチ回路6の出力C7〜Qnはゲート回路4に
入力される。一方、制御回路9内の記録可信号発生手段
8より直列出力される記録可信号aがクロックbによっ
て制御用シフトレジスタ5に転送され、その出力a 、
’= a nがゲート回路4に入力される。
た発熱抵抗体と、これらの発熱抵抗体に各々接続され、
記録信号に応じて前記発熱抵抗体を個々に駆動する駆動
素子と、直列に入力される記録信号を分配する分配回路
と、直列に入力される記録可信号を分配する分配回路と
、各駆動素子に出力が接続された前記各記録信号と各記
録可信号をゲートするゲート回路よりなることを特徴と
したものである。以下、本発明の実施例に基いて説明す
る6 第1図は、本発明によるサーマルヘッドを用いた記録装
置の一実施例を説明するための構成図で、図中、1は発
熱抵抗体、2は駆動素子、3は電源、4はゲート回路、
5は制御用シフトレジスタ、6はラッチ回路、7は画信
号用シフトレジスタ、8は記録可信号発生手段、9は制
御回路で、前記発熱抵抗体1.駆動素子2.ゲート回路
4.制御用シフトレジスタ5.ラッチ回路6.及び、画
像信号用シフトレジスタ7によりサーマルヘッドを構成
している。制御回路9より直列に出力された記録信号d
は、クロックeによって画信号シフトレジスタ7に転送
され、該シフトレジスタ7の出力画信号d 、 = d
nはラッチ信号Cによってラッチ回路6に並列転送さ
れる6ラツチ回路6の出力C7〜Qnはゲート回路4に
入力される。一方、制御回路9内の記録可信号発生手段
8より直列出力される記録可信号aがクロックbによっ
て制御用シフトレジスタ5に転送され、その出力a 、
’= a nがゲート回路4に入力される。
ゲート回路4は記録信号01〜anが黒で、記録可信号
a、〜anが記録可の間、駆動素子2を駆動し、発熱抵
抗体1に電源3から電流を流す。
a、〜anが記録可の間、駆動素子2を駆動し、発熱抵
抗体1に電源3から電流を流す。
記録可信号aは電源3の容量以下の発熱抵抗体数分のク
ロックbの数だけ記録可を示し、そのあとは記録不可の
まま1ラインが終了する迄転送される。従って、a、〜
anは印加パルス幅となる。
ロックbの数だけ記録可を示し、そのあとは記録不可の
まま1ラインが終了する迄転送される。従って、a、〜
anは印加パルス幅となる。
この転送速度を速くするとパルス幅は狭く、遅くすると
広くなるので、温度、抵抗値1周期制御などの従来の制
御技術を流用することができる。
広くなるので、温度、抵抗値1周期制御などの従来の制
御技術を流用することができる。
第2図は、前記記録可信号aと、シフトレジスタ5の出
力信−号81〜anと、クロックbとのタイミング図で
、同図は3ビツトの発熱抵抗体を同時駆動する場合の例
で、1クロツク入る毎に、隣の発熱抵抗体に記録可信号
が入る。a、は第1のクロックCL1で記録可となり、
第4のクロッグCL、で記録不可となる。また、anは
CLnで可となりCLn+3で不可となる。記録可の時
に各記録信号C1〜cnが黒であれば該当する発熱抵抗
体に電流が流れ、記録走査される。
力信−号81〜anと、クロックbとのタイミング図で
、同図は3ビツトの発熱抵抗体を同時駆動する場合の例
で、1クロツク入る毎に、隣の発熱抵抗体に記録可信号
が入る。a、は第1のクロックCL1で記録可となり、
第4のクロッグCL、で記録不可となる。また、anは
CLnで可となりCLn+3で不可となる。記録可の時
に各記録信号C1〜cnが黒であれば該当する発熱抵抗
体に電流が流れ、記録走査される。
記録可信号発生手段8は3ビツト以上の連続した白が記
録信号に検出された場合、クロックbの速度を、次の黒
が検出される迄高速に転送する。
録信号に検出された場合、クロックbの速度を、次の黒
が検出される迄高速に転送する。
一般的に文章原稿は白部が多く、ファクシミリ装置の記
録装置などでは、高速クロックの発生確率が高くなり、
平均的な記録速度を向上することができる。又、本装置
を用いた2度書記録方式の装置では、隣接する記録信号
が白の場合、1度目か2度目のいずれか1度だけ記録す
ることで情報の伝達に支障は少ない。記録しないときの
記録データを白に変換してやると、より一層高速クロッ
クの発生確率が高くなり、1°ラインの走査速度を向上
できる。一方、同時記録ドツト数分の電源を用意するだ
けでよいので、小型、低価格な記録装置が提供できる。
録装置などでは、高速クロックの発生確率が高くなり、
平均的な記録速度を向上することができる。又、本装置
を用いた2度書記録方式の装置では、隣接する記録信号
が白の場合、1度目か2度目のいずれか1度だけ記録す
ることで情報の伝達に支障は少ない。記録しないときの
記録データを白に変換してやると、より一層高速クロッ
クの発生確率が高くなり、1°ラインの走査速度を向上
できる。一方、同時記録ドツト数分の電源を用意するだ
けでよいので、小型、低価格な記録装置が提供できる。
羞−一呆
以上の説明から明らかなように、本発明によろと、1ラ
インを同時印字するより小さな電源を用いる感熱記録方
式において1発熱抵抗体の選択が記録可信号とそのクロ
ックだけですみ、信号線の数を少なくできる。また、同
時印字ドツト数が任意に設定でき、駆動方式に融通性が
できる等の利点がある。
インを同時印字するより小さな電源を用いる感熱記録方
式において1発熱抵抗体の選択が記録可信号とそのクロ
ックだけですみ、信号線の数を少なくできる。また、同
時印字ドツト数が任意に設定でき、駆動方式に融通性が
できる等の利点がある。
【図面の簡単な説明】
第1図は、本発明によるサーマルヘッドを用いた記録装
置の一実施例を説明するための構成図。 第2図は、第1図の回路の動作説明をするためのタイム
チャートである。 1・・・発熱抵抗体、2・・・駆動素子、3・・・電源
、4・・・グー1−回路、5・・・制御用シフトレジス
タ、6・・・ラッチ回路、7・・・画信号用シフトレジ
スタ、8・・・記録可信号発生手段、9・・・制御回路
。
置の一実施例を説明するための構成図。 第2図は、第1図の回路の動作説明をするためのタイム
チャートである。 1・・・発熱抵抗体、2・・・駆動素子、3・・・電源
、4・・・グー1−回路、5・・・制御用シフトレジス
タ、6・・・ラッチ回路、7・・・画信号用シフトレジ
スタ、8・・・記録可信号発生手段、9・・・制御回路
。
Claims (2)
- (1)、一列に配列された発熱抵抗体と、これらの発熱
抵抗体に各々接続され、記録信号に応じて前記発熱抵抗
体を個々に駆動する駆動素子と、直列に入力される記録
信号を分配する分配回路と、直列に入力される記録可信
号を分配する分配回路と、各駆動素子に出力が接続され
た前記各記録信号と各記録可信号をゲートするゲート回
路よりなることを特徴とするサーマルヘッド。 - (2)、前記分配された記録信号をラッチするラッチ回
路を有することを特徴とする特許請求の範囲第(1)項
に記載のサーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61040816A JPS62198259A (ja) | 1986-02-26 | 1986-02-26 | サ−マルヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61040816A JPS62198259A (ja) | 1986-02-26 | 1986-02-26 | サ−マルヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62198259A true JPS62198259A (ja) | 1987-09-01 |
Family
ID=12591176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61040816A Pending JPS62198259A (ja) | 1986-02-26 | 1986-02-26 | サ−マルヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62198259A (ja) |
-
1986
- 1986-02-26 JP JP61040816A patent/JPS62198259A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0295953A2 (en) | Printing method of thermal printer | |
EP0304916B1 (en) | Thermal printing control circuit | |
JPS5867477A (ja) | 感熱記録装置における発熱ヘッドの制御方法 | |
EP0138493B1 (en) | Printer | |
EP0750996B1 (en) | Recording head driving device | |
JPH081996A (ja) | ラインヘッド | |
US5444464A (en) | Thermal printer head driving circuit with thermal history based control | |
JPS62198259A (ja) | サ−マルヘツド | |
US4928110A (en) | Thermal recording control method and system | |
JPH05298040A (ja) | 情報データの並列構成から直列構成への変換方法 | |
JPH0382562A (ja) | サーマルヘッド駆動装置 | |
JPS61172479A (ja) | 感熱記録装置 | |
JP2761915B2 (ja) | サーマルプリンタ | |
JPS62198474A (ja) | 感熱記録装置 | |
US20040085432A1 (en) | Multi-color development thermal printer, multi-color development method and multi-color development system | |
JP2721150B2 (ja) | 感熱記録装置 | |
JPS6054560A (ja) | 熱記録ヘッド制御回路 | |
JPS58205374A (ja) | 感熱記録装置 | |
JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
JPS58124679A (ja) | サ−マルヘツド駆動方式 | |
JP2563014B2 (ja) | サーマルヘッド | |
JP2001180030A (ja) | サーマルヘッド及びサーマルプリンタ | |
JPH01249365A (ja) | 感熱記録制御方式 | |
JPS6059858A (ja) | 感熱記録装置 | |
JPS61224772A (ja) | サ−マルプリントヘツドの印字方法 |