JPS62114162A - 音声信号のｐｃｍ記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、符号化した音声信号を映像信号と共に、或は
単独で回転磁気ヘッド形スキャナにて磁気テープに記録
、再生する装置に関し、特ＫＰＣＭ音声信号の標本化周
波数とスΦヤナの回転周波数との関係が非同期の場合に
好適である。

〔従来の技術〕

映像に付随した音声信号の品質を向上させるためＰＣＭ
方式の導入が為されている。

ここで、Ｂｍｍ　Ｖｉｄｅｏ　においては、音声ＰＣＭ
方式を採用しているが、音声ＰＣＭ信号の標本化周波数
は水平同期信号繰り返えし周波数の２倍になっており、
国際的に一般化された標本化周波数（！１２ＫＨｚ　、
　４４．１　ＫＨｚおよび４８ＫＨｚ等）とは異なって
いる。例えば衛星放送の音声ＰＣＭ信号の標本化周波数
は５２ＫＨｚおよび４８ＫＨ２である。

一方、高品位テレビの伝送方式の一つであるＭＵＳＥ方
式では、音声ＰＣＭ信号の標本化周波数を３２．に７７
ｚおよび４８ＫＨ２とするため、同標本化周波数で標本
化されたデータをフィールド単位で記録しようとすると
、１フィールド当りのデータ数が端数となり不都合を生
ずる。この不都合を解消する方法として、ＮＨＫ技研月
報２７−７　ｐｐ２Ｂ２記載の、剰余を吸収するための
ｊＪ　−プフィールド（閏フィールド）を有するバケッ
ト伝送方式がとられている。

また、ビデオディスクでは、コンパクトディスクと同一
のフォーマットで標本化周波数が４４．１　Ｋｆｌｚの
ＰＣＭ音声を記録している。

しかしビデオテープレコーダーのような信号を時間的に
不連続に記録または伝送する装ｆＫＰＣＭ音声を記録し
ようとすると次のような不都合がある。先ず、映像信号
のフィールド周波数で音声信号の標本化周波数を割り切
れない場合符号化上上述のように不都合を生ずる。この
ため上述のＭＵＳＥ方式のような解消法があるが、この
場合には、映像信号のフィールド周波数ル、或はこれに
同期して回転するヘッドスキャナの回転周波数ｆＤと音
声信号の標本化周波数ｆ、との間には同期関係の成立が
必要であり、このことはシステムの応用の範囲を制限す
る条件となっていた。

さらに回転ヘッド型ＶＴＲｌＩＣ音声信号だけをＰＣＭ
記録再生するための装置として、日本電子機械工学会技
術基準ｃｐｚ−ｔｏｓの民生用Ｐ・３　・ ＣＭエンコーダ・デコーダ（１９８３，９制定）が挙げ
られる。この技術基準に基ずく記録再生装置として例え
ば、プレゼンテッド　アット　ザ６９　　コンベンジ宵
ン１９８１年５月１２日〜１５日ａスアンゼルスエー・
イー・ニス　１７９１（Ｂ−６）（ｐｒａｓａｎｔｇｄ
　　ａｔ　　ｔｈａ　　６９ｔｈ　　ｅｏｎｖｅｒＬｔ
ｉｏｒＬ　１９８１Ｍａｙ　１２−１５　ｄｏｓ　Ｏｎ
ｇｇｌｅｚ　Ａ　Ｅ　Ｓ　１７９１（Ｂ−６）　）の論
文ディジタルオーディオ／ビデオコンビネータ冒ンレコ
ーダーユーズイングカスタムメードエル・ニス・アイ・
ズ、アイ・シー・ズ（Ｄｉｇｉｔａｌ　ＡＬＬｄｉｂ　
／　Ｖｉｄｅｏ　Ｃｏｒｎｂｉｎａｔｉｏｎ　Ｒｅｃａ
ｒｄｅｒＵｓｉｎｇ　ＣｏＩｔｏｍ　Ｍａｄｅ　Ｌ　Ｓ
　７＃’　、Ｉ　Ｃｈ　）の図１および１４に記載され
ている。

同論文において、例えばＮ　Ｔ　、５　Ｃの場合フィー
ルド周波数にと標本化周波数ｆｓとは同一マスタークロ
ックから分周し両者間にはｆｓ　＝　７３５ｆｒの関係
があり従って、１フィールド当りの標本数は７３５一定
とされている。

また同論文において、標本化されたＰＣＭ信号を配録・
再生するための装置構成ブロック図・　４− を同論文の図１に示している。同図において、インター
リーブ用メモリーとしてのＲＡＭのアドレスをアドレス
制御回路で制御している。

しかし本例は、フィールド周波数にと標本化周波数ｆｓ
とが一定の関係を有する事を前提としたものであり、ｆ
、とｆ、が無相関の場合については配慮されていなかっ
た。

〔発明が解決しようとする問題点〕

上記従来技術は、音声信号の標本化周波数が国際的に一
般化された標本化周波数でなく且つ量子化ビット数が少
なく、また音声信号標本化周波数とフィールド周波数と
の間には同期関係がある事が要求されており、例えばカ
メラからの映像信号とＣＤ（コンパクトディスク）から
の直接ディジタル信号で音声を記録しようとした場合、
標本化周波数が異なる事や標本化周波数とフィールド周
波数との間には同期関係がない等の理由により、両者を
同時忙記録することは極めて困難であった。

本発明の目的は、国際的に一般化された標本化周波数の
ディジタル音声信号を、この周波数と同期関係の無いフ
ィールド周波数の映像信号と共和記録・再生可能なビデ
オテープレコーダーを実現することにある。

〔問題点を解決するための手段〕

上記目的は、′フィールド当り忙記録する標本値数をフ
ィールド周波数と音声信号標本化周波数との比に応じて
制御することにより、達成される。

この制御としては、ヘッド切替え毎和行ない一ヘッド切
替タイミング附近のデータを互いに隣り合うフィールド
のデータと重複させこの重複量を可変圧することにより
達成される。

これＫよって、切替えタイミング位置付近のデータの欠
落も防止できる。

〔作用〕

それには記録系に於いて、入力標本化信号は−ＨメモＩ
Ｊ　−Ｋ書き込まれ、所定の符号化処理が施こされ、イ
ンターリーブ錫塩を経てメモリーから順次読み出されテ
ープ上に記録するための信号が形成される。該メモリー
への書き込み周期は、入力標本化信号周期に依存し、同
読み出し周期は、映像信号のフィールド周期に依存する
。

ここでメモリーの書き込みアドレスと読み出しアドレス
との差は入力標本化信号周期と映像信号のフィールド周
期忙依存する。例えば、入力標本化信号、周期が短かく
なると該アドレス差は大きくなり、該周期が長くなると
該アドレス差は小さくなる。他方該フィールド周期が短
かくなると該アドレス差は小さくなり、該周期が長くな
ると該アドレス差は大きくなる。従りて、フィールド内
の標本化信号数をアドレス差に応じて増減、即ち、アド
レス差が大きくなる場合は該信号数を増し逆に同差が小
さくなる場合は１該信号が減らすように制御することに
より様々を入力標本化信号周期とフィールド信号周期に
対応させることができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明・　７　・ する。第１図は記録系の回路構成図である。以下図に従
って説明する。

アナミグ音声信号はアナログ入力端子の左チヤネルアナ
ログ入力端子および右チヤネルアナログ入力端子に入力
され、アナログディジタル変換回路１で変換制御信号群
１１に、より所定の標本化周期で所定の量子化ビット数
のＰＣＭ信号Ｋ［換されパスライン１５上に所定のタイ
ミングで出力される。この出力された信号は、書き込み
アドレス回路５において、同回路制御信号群１７１Ｃよ
り制御されたアドレス信号１６がアドレス切換回路４で
アドレス切換制御信号群２５により選択されたアドレス
信号１５で指定されたメモリー２のアドレスにメモリー
制御信号群１２により制御されてメモリー２に記録され
る。次にこのようにしてメ七り−２に記録された信号は
、絖み出しアドレス回路６で、同回路制御信号＃１８に
より制御されたアドレス信号１９がアドレス切換回路４
で選択されたアドレス信号１５で指定されたメモリー２
のアドレスにメモリーされてぃ・　８　・ る信号が出力される。このようＫして出力された信号は
、フォーマット化回路９において、同制御信号群２３に
より制御され、所定のタイミングで同期信号その他の信
号が付加される。このようにしてフォーマット化された
信号は、変調回路１０において、制御信号群２４の制御
により所定の変調を行なったのち記録媒体に記録される
。

ここで制御回路８は、スキャナ位相で決まるヘッド切換
信号２２およびアドレス差抽出回路７からのアドレス差
信号２０等を入力し、上述の諸回路の制御信号＄　２１
を生成する。ここでアドレス差抽出回路７では、書き込
みアドレス回路５の出力１６と、読み出しアドレス回路
６の出力１９を入力とし、制御信号群２６で指定される
所定の時刻におけるアドレス差信号２０を抽出する。さ
らに１符号回路３においては、ＰＣＭ信号等の信号に対
する誤り検出・訂正信号を制御信号群１４により制御し
て生成付加する。

このような構成により、ヘッド切換信号２２の周期中に
出力する標本化信号数をアドレス差信号２０により制御
する事により予め定められた標本化周期またはフィール
ド周期のいずれか一方または両方が異なりた場合でも入
力標本数に対して過不足なく記録することが出来る効果
がある。このことは、入出力の制御は単にヘッド切換信
号２２のみでも可能となるため、入出力のマスタークロ
ックは同一りａツクにて行なう事が出来るため制御回路
８４Ｃおける同制御信号用りａツクは１つのりａツク源
で構成できる。

この事はまた、映像信号のマスタークロックと音声信号
のマスク−クロックが異なる場合、特に、音声信号のマ
スタ−２０１２位相同期をかける方式の場合には、単Ｖ
Ｃ１個のクロック源を制御するのみで良い事になり装置
構成が簡単になるという効果がある。

本発明を第２図によりさらに詳細に説明する。

本実施例では、１フィールド当りの音声信号標本値数を
、Ｈ■フィールドの標本値と重複して記録し、この重複
する数を制御することによりフィールド周期と音声信号
標本化周期とがそれぞれ規定の値より異なった場合に、
これを補正する方式について説明する。アドレス差抽出
回路７では書き込みアドレス値と読み出しアドレス値の
差分な抽出する。このアドレス差信号を差分判定回路２
８により、フィールド周期と標本化周期間の誤差分を検
出する。この誤差量を示す信号２９により初期値選択回
路３０の初期値を選択する。この初期値選択回路５０で
は、誤差量Ｋｍじて重複する標本値数が選択される。

このようにして選択された初期値信号３３は、読み出し
アドレス値から減算し、減算値が読み出しアドレス回路
の初期値として設定される。

ここで設定するタイミングは、信号２２の遷移点で行な
われる。このため、遷移点抽出回路２７で遷移点を抽出
する。このようにするととＫより。

フィールド当りの標本数の決定は、単にフィールドの最
終のタイミングの読み出しアドレス値から初期値を減算
した値を読み出しアドレス回路に設定することによって
行なえる。また、第２図かられかるように、フィールド
周期と標本・１１　・ 化周期との誤差分の補正は、フィールド周期の遷移点を
同期化し、同信号によって初期値を設定するだけで可能
となる。

例えば、制御回路８では、標本化周期の基準となるクロ
ックをもとに動作させ、フィールド周期信号２２は、遷
移点抽出回路２７０入力迄で済むと言う利点がある。さ
らにフィールド周期および標本化周期間身の誤差分の抽
出も不用で且つ、フィールド内の標本数の計測および同
値を予め記録する必要もない等の利点がある。

また本実施例では、フィールド内の標本数の制御を標本
数単位で説明したが、複数の標本数で構成されるフレー
ムまたはブロック単位で扱う事も可能である。

また、差分判定回路も、予めある範囲例えば差分の上限
下限を決め上限または下限を越した場合と該範囲内とで
初期値を選択すること釦より回路構成が簡易化できる。

第２図の実施例の動作を第３図のタイムチャートにより
さらに詳細に説明する。以下図に従・１２　・ って説明する。

α）＆寡ヘッド切換信号２２の波形図であり、同波形の
遷移点がヘッド切換位置である。ｈ）は遷移点抽出回路
の出力であり、ヘッド切換信号２２を制御りａツク！１
１で同期化し且つ所定幅のパルスを生成したものである
。Ｏ）は読み出しアドレス回路６の出力であるアドレス
１直であり、ｄ）はアドレス差信号２０、＃）は初期値
選択回路５０の出力値５５．　ｆ）は重複値設定回路出
力である。この重複値設定回路出力は、遷移点抽出回路
２７の出力パルスにより読み出しアドレス回路のアドレ
ス値を設定する。これｋよって、ヘッド切換直ａｎのア
ドレス値から初期値選択回路３０の出力値３５を減算し
た値がヘッド切換後のアドレスの初期値となる。即ち該
出力値３３の値だけ重複して記録する。

例えば読み出しアドレス値Ｏ）の値は、時刻ｔの前後即
ちヘッド切換直前の値がｔの場合、同直後の値はｉであ
り従ってｉからｉ　−１−ｋ迄のアドレスに相当する標
本値が重複記録される。

同様にして、時刻ｔ＋７のヘッド切換面側の値がｉ＋ｎ
で同直後の値はｉ十ｎ−に’であり従ってｉ十ｎ　−に
’から１−４−ｎまでのアドレスに相当する標本値が重
複記録される。

また、時刻ｔからｔ十Ｔのフィールドに記録される標本
値数はル＋１個である。このうちｓ＋Ｊのフィールドに
重複する部分を除くと、ｎ　−ｋ個である。ここで重複
数を決めるｋおよびに′は、アドレス差によって決まる
値である。

以上の動作で示されるように１フイ一ルド期間の入力標
本数が例えば（Ｎ−Ｋ）個の場合、１フイ一ルド期間に
は例えば（＃＋１）個記録できるようＫＦＥ、ｌｊＭし
て記録する。この場合重複個数が０となる迄補正可能と
なる。例えばフィールド周期と標本化周期との比が規定
１直より大きい場合は、重複個数を減らし、該比が規定
値より小さい場合は、重複個数を増す事により補正可能
となる。

以上の補正処理は、フィールド内の標本数を計数せずに
単に書き込みアドレス値と読み出しアドレス値の差分圧
より重複標本数を決める初期値を生成または選択し、ヘ
ッド切換時刻における読み出しアドレス値から減算し、
減算結果を新らしい読み出しアドレス値に設定するだけ
で行なえる。また以上の方式により、任意のフォーマッ
トの信号な単に時間圧縮を加える事により記録再生する
ことができる。

次忙第２図で示した実施例について他の構成による方法
を第４図に示す。以下図に従って説明する。本実施例で
は、第２図のアドレス差抽出回路７と重複値設定回路３
２の共通化を図ったものである。

アドレス差抽出回路７は、選択回路３４．減算回路３５
およびラッチ回路５６により構成され、選択回路３４で
は、書き込みアドレス値１６または初期値選択回路３０
の出力が選択され、この選択された信号５７と読み出し
アドレス値１９とが減算回路５５で減算処理されこの減
算結果はラッチ回路５６にラッチされる。このアドレス
差抽出回路７の出力２０は、差分判定回路２８および読
み出、１５　。

しアドレス回路５にそれぞれ入力される。

先ず、選択回路！１４では、書き込みアドレス値１６が
選択され、減算回路５５において読み出しアドレス値１
９との減算結果がラッチ回＠５６Ｋ。

ラッチされこのラッチ出力２０は、差分判定回路２８に
入力される。同回路２８の判定結果２９は初期値選択回
路ｓＯＫ入力され、判定結果に応じた初期値が出力され
る。この初期値は再び選択回路５４に、入力され選択さ
れ読み出しアドレス値１９と共に減算回路３５に入力さ
れ同減算結果はラッチ回路３６にラッチされる。このラ
ッチ出力２０は読み出しアドレス回路５の初期値として
入力され所定のタイミングで設定される。

次に回転へラドディジタルオーディオテープレコーダＣ
Ｒ−ＤＡＴ】のフォーマットに準拠した信号を記録する
実施例により本発明をさらに詳ａＫ説明する。先ず、信
号フォーマットは第５および６図に示す構成である。１
フレームの周期は１５ｒｎｓｇａであり、１フレーム内
のデータは、１２８個のブロックにより構成されている
。

、１６　。

このうち２４個のブロックはパリティブロックである。

次にブロックの構成を第６図に示す。１ブロツクは３６
バイトで構成され、そのうち４バイトは同期信号、ＩＤ
コード、ブロックアドレスおよびパリティ各々１バイト
単位である。残りの！１２バイトがＰＣＭデータおよび
パリティである。さらＫこれらのブロックは偶数次ブロ
ックと次の奇数次ブロックのペアで構成され、これら２
プａツク内のデータにより構成されるパリティは、奇数
次ブロックに含まれる。

以上のフォーマットに対して、Ｖ　Ｔ　Ｒ（５２５７６
０方式）のフィールド周期は、１１ｈ６８Ｒｒｎ＃であ
り、上記フレーム周期１５ｒｒＬＪＰと異なり長い。

例えば音声信号標本化周波数りが４８ＫＨｚの場合５２
５／６０ＴＶ信号の１フイ一ルド期間内の標本数は、１
フイールドの繰り返えし周波数ｋを”／１．ｏｏｌＨｚ
とした場合、８００．ｓ　　個ト１ｍ　数Ｋ　ｔｔ　ル
。

従ってこの場合、１フイ一ルド期間内の標本数は、例え
ば８００個または８０１個またはそれ以外の個数とし、
複数のフィールドで個数を合わせる等の配慮が必要とな
る。

一方これらについて複数の標本数で構成されるプロツク
単位で扱う場合１フイールドには、Ｒ−ＤＡＴのブロッ
クでは約１４２．５６４　　ブロック入ることＫなる。

回転ヘッドへリキャルスキャン形ＶＴＲを用いて、この
信号を記録しようとする場合この１４２．５６４　　ブ
ロックを圧縮し、ヘッド走査角１８０°以内に記録し、
トラックの両端を避けるため、例えば上記１４２．５６
４　　ブロックを１７５°の範囲に記録しようとすると
、１８００領域では、約１４６．４　　ブロック記録で
きる。即ち約４ブロツク重複させることができる。この
場合のチャネルビットレートは約２５　Ｍｂｐｚとなる
。

ここでチャネルとットレートの値により重複量をプロツ
ク単位とすることができる。例えば同レートを約２．５
２６　Ｍｂｐｚ即ち約１７５．１°＆Ｃ圧縮することに
より重複量を４ブロツクとすることができる。以上の如
くチャネルビットレートを上げる事により重複量を増す
ことができこれによってフィールド周期および標本化周
期の誤差が大きい場合の補正が可能となる。

ここでブロックアドレス値はフィルド内で必ずしも連続
していないため、同フィルドにはどのブロックからどの
ブロック迄記録されているかは不明となる。このため、
第６図のブロック構成において、ＩＤコード領域へフィ
ルド内のブロックの順序を示すアドレスを付加する事に
より、ブロックアドレスと併用することによりブロック
アドレスの制御が容易になる利点がある。

また以上は１８０°領域にデータブロックを記録する実
施例について説明したが、１８０°領域の両端にプリア
ンプル領域とポストアンブル領域を設け、残りの領域に
所定の重複を行なわせる方式でも同様の効果が期待でき
る。このためには。

重複量を予めプリアンプル領域とポストアンブル領域以
上に設定し・、ヘッド切換信号の削後の所定の領域をプ
リアンプルおよびポストアンブル信号に置換することに
より達成できる。次に動作を第７図の波形図および第８
図の回路図に、１９・ より説明する。以下図により説明する。

まず第７図α）は、ｔからｉ十におよびノ゛からノ゛十
ｋ　ｃｎ　ｋ　＋１個重複する１８０６領域記録の′場
合を示したものである。ｂ）は、ｉ　十ｎ　＋１からｉ
十におよびノ゛＋ル＋１からｊ十ｋをポストアンブル域
とし、ｉからｉ＋ｍおよびノ°からノ゛十ｍをプリアン
プル域とした場合の記録方式を示したものである。この
場合、ｉ＋ｍ＋１からｉ＋４およびノ°十ｍ＋１からノ
°＋ルまでの領域が重複領域となる。このための両アン
プル領域を示す信号がＣ）である。

次に第７図で示される信号形式とするための回路構成を
第８図により説明する。第８図（，４）は、回路構成で
あり、アンプル信号３８および重複したＰＣＭ信号３９
を入力と同アンプル領域制御信号４１を入力とする選択
回路４ｏは、該制御信号４１に、よりアンプル信号３８
とＰＣＭ信号２９を選択し、プリアンプル信号およびポ
ストアンブル信号を付加した信号４２を出力する。

第８図（Ｂ）は、選択回路４０の具体的な回路例・２０
・ であり４５および４４はスリーステートバッファーであ
り例えば制御入力が０（亦はＬａｗ　）の場合に出力状
態となり１（亦はＨｉｇｈ　）の場合に出力開放となる
。４５はインバーターである。ここでＰＣＭ信号３９と
して例えば第７図α）のような信号が入力され、制御信
号４１として例えば第７図Ｃ）のような信号が入力され
た場合出力信号４２は、第７図ｂ）のようなポストアン
ブル信号およびプリアンプル信号が付加された信号とな
る。

ここでｐｃＭ信号５９をさらＩｔＣＮＲＺ−１変調する
方式の場合には、上記アンプル信号３８としては、単に
１（亦はＨｉｇｈ　）　Ｋ　Ｌ、ておくことＫよりＮＲ
Ｚ−Ｉ変調後には１０１０・・・のアンプル信号となる
。

ここでアンプル領域制御信号４１は、ヘッド切換信号２
２．から生成することができる。

本発明をさらに具体的な実施例について第９図を用いて
説明する。以下同図に従って説明する。本実施例では、
回転へラドディジタルオーディオチーブレコーダのフォ
ーマットに従って。

フィールド繰り返し周波数６１ｈ７Ｈｚで送出される各
フィールド当り１２８ブａツクのｐｃｔ信号を順次メモ
リーに記録し、この記録された信号をＶＴＲのフィール
ド周期で読み出す方式について説明する。

先ず入力ｐｃｔ＠号は、ｆ３　ｂｉｔのバイト単位に変
換され同単位でメモリーに記録される。ここで１プａツ
クは５６バイトで構成されるのでこれをデコードする３
６進のカウンタ５−１と、該クロックのブロックアドレ
ス値をラッチしてメモリのアドレスとするラッチ５−２
とＫよって書き込みアドレス回路５が構成される。一方
、読み出しアドレス回路はマスタークロックを８分周す
るカウンタ６−１、この８分周出力を３６分周するカウ
ンタ６−２、この３６分周出力をさらに分局するカウン
タ６−３より構成される。

ここで、選択器３２−４および減算器６２−２夫々の出
力値が排他的論理和ゲー）３１−４の出力であるヘッド
切換信号の遷移点のタイミングでカウンタ６−２および
６−３にａ−ドされる。これらの書き込みアドレス回路
５の出力１６および読み出しアドレス回路６の出力１９
はそれぞれラッチ７−１に予め定められた所定のタイミ
ングでラッチされる。ここで、両出力中本実施例では上
位８ビツトのみラッチしている。

これらのラッチ出力は、減算器７−２に入力される。こ
の書き込みアドレス値から読み出しアドレス値を減算し
た値は、差分判定回路２８に入力される。差分判定回路
２８は、本実施例では、該減算器７−２の出力と、比較
下限値回路２Ｂ−２、同上限値回路２８−３と共に比較
器２８−１に入力され、該減算器７−２の出力が、比較
下限値回路２８−２の出力の下限値よりも小さいかまた
は、比較上限値回路２８−３の出力の上限値よりも大き
いかの判定がなされる。この判定出力２９は、初期値選
択回路３０に入力される。初期値選択回路′５０は、初
期値回路５０−２．、Ｓおよび４と、これらの初期値回
路出力を判定出力２９により選択する選択器３Ｇ−ＩＫ
より構成される。

例えば選択器３０−１では、減算器７−２の出、２３゜ 力が、下限値回路２８−２の出力よりも小さい場合は、
初期値回路３０−２の出力を選択し、該減算器７−２の
出力が、上限値回路２８−３の出力よりも大きい場合は
、初期（ｌｉｔ回路３０−４の出力を選択し、該減算器
７−２の出力がそれ以外の場合には、初期値回路５０−
３の出力が選択されるように構成される。ここで、初期
値回路３〇−２〜４の出力値はそれぞれ該重膿数が所定
値よりも大きな値、所定値および所定値より小さな値と
する。

例えば標本化周期　およびフィールド周期が規定値の場
合の重複数が予め４ブロツクと設定された場合には、例
えば該初期値回路５０−２〜４の出力値はそれぞれ５．
４および３ブロツクに相当する値に設定される。

この初期値選択回路３０の出力３３は読み出しアドレス
回路６の出力１９をラッチ３２−５でラッチした出力と
共に重複値設定回路５２に入力し、該ラッチ３２−５の
出力から選択器出力３３を減算し読み出しカウンタ６の
ロード出力を生成する。

・２４　・ 該重複値設定回路３２は、減算器５２−２と比較器３２
−１メモリー３２−３および選択器３２−４から構成さ
れる。ここで一般には該重複値設定回路６２は、減算器
３２−２のみで構成されるが、本実施例では、１ブロツ
クが５６バイトで構成されているため両アドレス値の１
１０り以下の値の大小を比較器３２−１で比較しこの比
較出力により減算器３２−２の出力値と該出力値をメモ
リー３２−５でデコードした値とを選択回路６２−４で
選択して３６分周カウンタ６−２のａ−ド値を生成して
いる。

以上本実施例では、差分判定回路２８では、上限値と下
限値の２値３領域の判定とし、初期値選択回路３０では
５値としたが夫々を多く設けることによりさらに細かな
制御が可能となる。

一方、初期値として予め定められた範囲内の値とするこ
とにより、フィールド内のブロック数が異常な値となる
のを防止することができる。

〔発明の効果〕

本発明によれば回転山気ヘッド形スキャナにてＰＣＭ音
声信号を映像信号と共に記録する場合、ヘッドスキャナ
の回転周波数とＰＣＭ音声信号の標本化周波数との間に
同期関係をもたせる必要がなくなるので任意の映像信号
とＰＣＭ音声信号とを組み合わせて同時に記録或は互い
にアフターレコーディングすることができる。

或はヘッドスキャナ回転数と非同期的に音声信号のみを
記録することもできる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２図はアド
レス重複動作を行なう回路の詳細な回路構成図、第３図
は第２図の動作を示す波形図、第４図は第５図の選択回
路のさらに詳細な回路構成図、第５図と第６図は回転ヘ
ッド形ディジタルオーディオテープレコーダの信号構成
図、第７図はプリアンプルおよびポストアンブル付加の
動作説明用波形図、第８図は第７図の動作を行なうため
の回路構成図、第９図はさらに具体的な回路構成図であ
る。 １・・・、ルΦ変換回路　　２・・・メモリート・・符
号回路　　　　４・・・アドレス切換回路５・・・書き
込みアドレス回路 ６・・・読み出しアドレス回路 ７・・・アドレス差抽出回路 ２２・・・ヘッド切換信号 １８・・・読み出しアドレス回路制御信号群２８・・・
差分判定回路　　３０・・・初期値選択回路Ｓ２・・・
重複値設定回路　２７・・・遷移点抽出回路５４・・・
選択回路　　　　５５・・・減算回路　　　′５６・・
・ラッチ回路

Claims (1)

1. 【特許請求の範囲】 １、音声信号をディジタル信号に変換し、誤りの検出・
   訂正のための符号とデータの分散を行ないフォーマッテ
   ィングし、変調したのち記録する音声信号のＰＣＭ記録
   回路において、該ディジタル信号の入力量と該ディジタ
   ル信号の記録のための出力量との差を検出する回路と、
   該検出出力により該出力量を制御する回路を設けたこと
   を特徴とする音声信号のＰＣＭ記録再生装置。 ２、特許請求の範囲第１の項において、前記差を検出す
   る回路として、ディジタル信号を一旦メモリーに記録し
   、所定量が記録されたのちにメモリーから読み出して記
   録媒体への記録のために出力する回路において、該メモ
   リーへのディジタル信号書き込み用のメモリーアドレス
   カウンタと該ディジタル信号を記録媒体に記録するため
   にメモリーから読み出すためのメモリーアドレスカウン
   タの両者の差分を検出する事を特徴とする音声信号のＰ
   ＣＭ記録再生装置。 ３、特許請求の範囲第１項において、前記出力量を制御
   回路として、該ディジタル信号を記録媒体に記録するの
   に所定のブロックに分割し、該ブロックの信号の一部を
   相隣り合うブロックの信号と重複して記録するようにな
   した該記録回路において、該差を検出する回路出力によ
   り該重複する量を制御する事を特徴とする音声信号のＰ
   ＣＭ記録再生装置。