JPS62113446A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS62113446A JPS62113446A JP25275585A JP25275585A JPS62113446A JP S62113446 A JPS62113446 A JP S62113446A JP 25275585 A JP25275585 A JP 25275585A JP 25275585 A JP25275585 A JP 25275585A JP S62113446 A JPS62113446 A JP S62113446A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist
- photo
- lift
- multilayer interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、多層配線の形成方法に関するものである。
ＩＣやＬＳＩ等の集積回路チップを搭載しチップ間の接
続を行なうマルチチップモジュールにおいて、配線材料
としてＡΩ、配線間絶縁材料として５ＩＯｚが用いられ
てきた。しかし、電気信号の伝播速度を高速化する目的
で、配線材料としてＣｕ−絶縁材料としてポリイミド系
の有機高分子樹脂を用いたモジュールが注目されている
。多層配線の形成法の一つとしてリフトオフ法がある。
続を行なうマルチチップモジュールにおいて、配線材料
としてＡΩ、配線間絶縁材料として５ＩＯｚが用いられ
てきた。しかし、電気信号の伝播速度を高速化する目的
で、配線材料としてＣｕ−絶縁材料としてポリイミド系
の有機高分子樹脂を用いたモジュールが注目されている
。多層配線の形成法の一つとしてリフトオフ法がある。
リフトオフ法の例としてＡＱとＰＩＱ （ポリイミド・
イソインドロキナゾリンジオン樹脂：日立化成（株）商
標）を用いたプロセスを第３図に示す。
イソインドロキナゾリンジオン樹脂：日立化成（株）商
標）を用いたプロセスを第３図に示す。
ｐｒＱ（２）の膜厚および、蒸着される配線層５の膜厚
が約１μｍと薄いので、０２プラズマアッシャ−などで
リフトオフが容易にできる。またＰＩＱのエツチング液
なども知られているので、ウェットエツチングでも容易
にリフトオフできる。
が約１μｍと薄いので、０２プラズマアッシャ−などで
リフトオフが容易にできる。またＰＩＱのエツチング液
なども知られているので、ウェットエツチングでも容易
にリフトオフできる。
しかし、密度を高くして、しかも配線抵抗を低くするた
めには高アスペクト比（巾５μｍ、厚さ１０μｍ）の配
線が要求される。厚さ１０μｍ程度の配線を得るために
は第３図（ｄ）で、ＰＩＱ（２）および蒸着金属５の厚
さも、１０μｍ程度に厚くする必要がある。厚膜の場合
には、０２プラズマアッシャ−でリフトオンするのは時
間がかかり、また浅さが残るなどの問題を生ずる。また
、ＰＩＱは熱膨張率が４〜７ Ｘ １０−’／にと大き
く、Ｓｉウニへ上にＰＩＱを厚く塗布した場合、キュア
時の加熱によりＳｉウェハが大きくそり配線形成が不可
能となる。
めには高アスペクト比（巾５μｍ、厚さ１０μｍ）の配
線が要求される。厚さ１０μｍ程度の配線を得るために
は第３図（ｄ）で、ＰＩＱ（２）および蒸着金属５の厚
さも、１０μｍ程度に厚くする必要がある。厚膜の場合
には、０２プラズマアッシャ−でリフトオンするのは時
間がかかり、また浅さが残るなどの問題を生ずる。また
、ＰＩＱは熱膨張率が４〜７ Ｘ １０−’／にと大き
く、Ｓｉウニへ上にＰＩＱを厚く塗布した場合、キュア
時の加熱によりＳｉウェハが大きくそり配線形成が不可
能となる。
本発明の目的は、上記従来技術の欠点を除去して、高ア
スペクト比の配線パターンをリフトオフ法において形成
する多層配線の形成方法を提供することにある。
スペクト比の配線パターンをリフトオフ法において形成
する多層配線の形成方法を提供することにある。
本発明の特徴は、従来のＰＩＱよりも熱膨張係数の小さ
いポリイミド樹脂（仮称をＸ−９５とする）を用いるこ
とによりＳｉウェハのそりを低減し、高アスペクト比の
配線形成を可能にしたことである。また、配線部分をホ
トレジストで保護し、不要な蒸着金属をエツチング液に
て溶解し除去することにより、リフトオフを行なったこ
とである。
いポリイミド樹脂（仮称をＸ−９５とする）を用いるこ
とによりＳｉウェハのそりを低減し、高アスペクト比の
配線形成を可能にしたことである。また、配線部分をホ
トレジストで保護し、不要な蒸着金属をエツチング液に
て溶解し除去することにより、リフトオフを行なったこ
とである。
従来のＰＩＱでは熱膨張係数が大きいためＳｉウェハが
大きくそり、高アスペクト比の配線形成は不可能である
。そこで、低熱膨張のポリイミド系樹脂であるＸ−９５
を用いた。しかし、ｘ−９５の厚膜は、ウェットによっ
てもまた。ドライエッチによっても除去するのが難しい
。また、せっかく塗布したｘ−９５を除去してしまうの
は効率的でない、そこで、不要なＣｕ蒸着層をエツチン
グ液にて溶解し除去することによりリフトオフを行なう
プロセスを考案した。
大きくそり、高アスペクト比の配線形成は不可能である
。そこで、低熱膨張のポリイミド系樹脂であるＸ−９５
を用いた。しかし、ｘ−９５の厚膜は、ウェットによっ
てもまた。ドライエッチによっても除去するのが難しい
。また、せっかく塗布したｘ−９５を除去してしまうの
は効率的でない、そこで、不要なＣｕ蒸着層をエツチン
グ液にて溶解し除去することによりリフトオフを行なう
プロセスを考案した。
第１図に、本発明によるリフトオフプロセスを示す。ｘ
−９５（２）を１０μｍ厚さ塗布して、ドライエツチン
グにより逆テーパを形成する。この場合、マスク３とし
ては、Ｍｏ＋ Ｃｒ、ＡＱｔＳｉｎｇなどが用いられる
。配線用導体を１０μｍ程度蒸着した後、ホトレジスト
６を塗布する。
−９５（２）を１０μｍ厚さ塗布して、ドライエツチン
グにより逆テーパを形成する。この場合、マスク３とし
ては、Ｍｏ＋ Ｃｒ、ＡＱｔＳｉｎｇなどが用いられる
。配線用導体を１０μｍ程度蒸着した後、ホトレジスト
６を塗布する。
ホトレジストをパターリングして配線部分のみをホトレ
ジストでおおうようにする。次に蒸着された不要のＣｕ
をエツチング液を除去してリフトオフを行なう、ホトレ
ジストを除去し、さらにＸ −９５を塗布して、多層配
線を形成する。
ジストでおおうようにする。次に蒸着された不要のＣｕ
をエツチング液を除去してリフトオフを行なう、ホトレ
ジストを除去し、さらにＸ −９５を塗布して、多層配
線を形成する。
第２図は、試作した２層ＬＳＩモジュール用多層配線基
板の断面図を示す。Ｓｉ基板１の上に絶縁用のｘ−９５
（２）が塗布されており、その中に第１層配線３、およ
び第２層配線４が形成されている。配線層３および４は
、接続用のペデスタル５で接続されている６本試作では
配線層３および４の厚さが５μｍ、ペデスタルの厚さは
１０μｍである。
板の断面図を示す。Ｓｉ基板１の上に絶縁用のｘ−９５
（２）が塗布されており、その中に第１層配線３、およ
び第２層配線４が形成されている。配線層３および４は
、接続用のペデスタル５で接続されている６本試作では
配線層３および４の厚さが５μｍ、ペデスタルの厚さは
１０μｍである。
本実施例での形成プロセスは、第１図に示したのと同様
である。まず、Ｘ−９５を約６μｍ塗布し３５０℃でキ
ュアする。次にエツチング用マスク３（ＳｉＯｚ）をプ
ラズマＣＶＤで約１μｍ形成し、ホトレジストでパター
ンニングする。ホトレジストを除去した後、酸素プラズ
マでｘ−９５をドライエツチングして逆テーバを形成す
る。配線導体５を蒸着した後、ホトレジスト６を塗布し
てパターンニングし、配線部のみを保護するようにする
。Ｃｕ用のエツチング液に浸せきし、配線以外のＣｕを
除去する。次に、フッ酸に浸せきしマスク用の５ｉＯｚ
を除去する。ホトレジストを除去した後、さらにＸ−９
５を約１５μｍ塗布して、同様の工程により接続用のペ
デスタルを形成する。以後、同様の工程をくり返すこと
により多層配線が形成できる０本プロセスでは、一度塗
布したＸ−９５を除去することなく、そのまま絶縁層と
して利用できるので効率的である。
である。まず、Ｘ−９５を約６μｍ塗布し３５０℃でキ
ュアする。次にエツチング用マスク３（ＳｉＯｚ）をプ
ラズマＣＶＤで約１μｍ形成し、ホトレジストでパター
ンニングする。ホトレジストを除去した後、酸素プラズ
マでｘ−９５をドライエツチングして逆テーバを形成す
る。配線導体５を蒸着した後、ホトレジスト６を塗布し
てパターンニングし、配線部のみを保護するようにする
。Ｃｕ用のエツチング液に浸せきし、配線以外のＣｕを
除去する。次に、フッ酸に浸せきしマスク用の５ｉＯｚ
を除去する。ホトレジストを除去した後、さらにＸ−９
５を約１５μｍ塗布して、同様の工程により接続用のペ
デスタルを形成する。以後、同様の工程をくり返すこと
により多層配線が形成できる０本プロセスでは、一度塗
布したＸ−９５を除去することなく、そのまま絶縁層と
して利用できるので効率的である。
以上説明したように、本発明によれば、厚さ１０μｍ２
幅５μｍ程度の高アスペクト比の配線パターンを有する
多層配線基板をドライプロセスで形成することができる
。本発明はＬＳＩ実装基板に適用でき大きな効果をもた
らすと考えられる。
幅５μｍ程度の高アスペクト比の配線パターンを有する
多層配線基板をドライプロセスで形成することができる
。本発明はＬＳＩ実装基板に適用でき大きな効果をもた
らすと考えられる。
第１図（ａ） 、 （ｂ） 、 （Ｑ） 、 （ｄ）
、 （ｅ） 。 （ｆ）、（ｇ） は本発明の多層配線の形成方法の実
施例の作業順説明図、第２図は第１図で形成された多層
配線の断面図、第３図の（ａ）、（ｂ）＝（ｃ）、（ｄ
）、（ｅ）は従来の多層配線の作業順説明図である。 １・・・Ｓｉウェハ、２・・・ポリイミド、３・・・マ
スク、４・・・ホトレジスト、５・・・配線用導体。
、 （ｅ） 。 （ｆ）、（ｇ） は本発明の多層配線の形成方法の実
施例の作業順説明図、第２図は第１図で形成された多層
配線の断面図、第３図の（ａ）、（ｂ）＝（ｃ）、（ｄ
）、（ｅ）は従来の多層配線の作業順説明図である。 １・・・Ｓｉウェハ、２・・・ポリイミド、３・・・マ
スク、４・・・ホトレジスト、５・・・配線用導体。
Claims (1)
- １、配線導体と絶縁性の有機高分子樹脂から構成される
多層配線をリフトオフ法で形成する方法において、配線
導体をホトレジストで保護し、蒸着された不要な導体層
をエッチング液で溶解除去することによりリフトオフを
行なうことを特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25275585A JPS62113446A (ja) | 1985-11-13 | 1985-11-13 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25275585A JPS62113446A (ja) | 1985-11-13 | 1985-11-13 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62113446A true JPS62113446A (ja) | 1987-05-25 |
Family
ID=17241834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25275585A Pending JPS62113446A (ja) | 1985-11-13 | 1985-11-13 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62113446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235703A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Mitsubishi-Electric Industrial System Corp | ユニット固定装置 |
-
1985
- 1985-11-13 JP JP25275585A patent/JPS62113446A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235703A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Mitsubishi-Electric Industrial System Corp | ユニット固定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013632B1 (ko) | 다중칩 집적회로 패키징 구성 및 방법 | |
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| US4430365A (en) | Method for forming conductive lines and vias | |
| US6242279B1 (en) | High density wire bond BGA | |
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| JPH0148655B2 (ja) | ||
| JPS61182245A (ja) | 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子 | |
| US5109601A (en) | Method of marking a thin film package | |
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPS62113446A (ja) | 多層配線の形成方法 | |
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JPS62222652A (ja) | 多層配線基板の形成法 | |
| KR100335875B1 (ko) | 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법 | |
| KR100368090B1 (ko) | 비감광성폴리이미드수지절연막의콘택홀형성방법 | |
| JPS6235645A (ja) | 半導体装置とその製造法 | |
| JPH0348489A (ja) | 回路基板の製造方法 | |
| JPS6342144A (ja) | 多層配線構造体 | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH07283544A (ja) | 配線構造体とその製造法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| KR19990069749A (ko) | 반도체 소자의 제조 방법 | |
| JPH0457342A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 |