JPS62111468A - バイポ−ラトランジスタ構造 - Google Patents
バイポ−ラトランジスタ構造Info
- Publication number
- JPS62111468A JPS62111468A JP61053520A JP5352086A JPS62111468A JP S62111468 A JPS62111468 A JP S62111468A JP 61053520 A JP61053520 A JP 61053520A JP 5352086 A JP5352086 A JP 5352086A JP S62111468 A JPS62111468 A JP S62111468A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- base
- region
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000012856 packing Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000001465 metallisation Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101000852539 Homo sapiens Importin-5 Proteins 0.000 description 1
- 102100036340 Importin-5 Human genes 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/905—Plural dram cells share common contact or common trench
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積回路の製造技術に関する。特に、本発明は
集積回路中のバイポーラトランジスタの構造の改良に関
する。
集積回路中のバイポーラトランジスタの構造の改良に関
する。
（従来の技術）
一般的な技術背景に従うと、バイポーラトランジスタに
おいては、２つのタイプのキャリヤ、電子および「ホー
ル」が素子の導電機構において必要とされる。ごれは、
単一型のキャリヤのみが主ら必要とされる単一極性素子
と対照的である。バイポーラ集積回路は、通常多くの互
いに接続されたバイポーラトランジスタから構成される
。これらバイポーラトランジスタはベース領域、コレク
タ領域およびエミッタ領域を有する３端子素子である。
おいては、２つのタイプのキャリヤ、電子および「ホー
ル」が素子の導電機構において必要とされる。ごれは、
単一型のキャリヤのみが主ら必要とされる単一極性素子
と対照的である。バイポーラ集積回路は、通常多くの互
いに接続されたバイポーラトランジスタから構成される
。これらバイポーラトランジスタはベース領域、コレク
タ領域およびエミッタ領域を有する３端子素子である。
ベースとエミッタ領域との間に一つの半導体接合があり
、ベースとコレクタ領域との間に別の接合がある。トラ
ンジスタのコレクタとエミッタ領域は不純物でドープさ
れており、同じ導電型、ｎ−型あるいはｐ−型を有して
いる。ベース領域は反対の導電型を有している。従って
、トランジスタはｎ −ｐ−ｎあるいはｐ−ｎ−ｐ型を
有している。バイポーラトランジスタの動作理論はよく
知られているので、この明細書においては述べられない
。
、ベースとコレクタ領域との間に別の接合がある。トラ
ンジスタのコレクタとエミッタ領域は不純物でドープさ
れており、同じ導電型、ｎ−型あるいはｐ−型を有して
いる。ベース領域は反対の導電型を有している。従って
、トランジスタはｎ −ｐ−ｎあるいはｐ−ｎ−ｐ型を
有している。バイポーラトランジスタの動作理論はよく
知られているので、この明細書においては述べられない
。
集積回路の製造において、多くのトランジスタが同時に
形成されるが、この際、素子間の意図されない干渉を防
ぐために、隣接するトランジスタの間に分離構造が一所
に形成される。この分離は、例えば、二酸化シリコン領
域によって行うことができる。二酸化シリコンは、半導
体材料がシリコンからなる場合は都合よく利用すること
のできる電気的絶縁体である。製造工程中において、ベ
ース領域の全てが、単一の工程あるいは一連の工程で形
成される。同様にして、エミッタ領域の全てが、単一の
工程あるいは一連の工程で形成される。
形成されるが、この際、素子間の意図されない干渉を防
ぐために、隣接するトランジスタの間に分離構造が一所
に形成される。この分離は、例えば、二酸化シリコン領
域によって行うことができる。二酸化シリコンは、半導
体材料がシリコンからなる場合は都合よく利用すること
のできる電気的絶縁体である。製造工程中において、ベ
ース領域の全てが、単一の工程あるいは一連の工程で形
成される。同様にして、エミッタ領域の全てが、単一の
工程あるいは一連の工程で形成される。
そして、通常最終金属被覆工程がある。この工程におい
て、回路を覆って形成されるパターン化された金属層に
よって、トランジスタの端子への電気接続が行われる。
て、回路を覆って形成されるパターン化された金属層に
よって、トランジスタの端子への電気接続が行われる。
集積回路上への層およびパターン化された領域の形成は
、種々の製造工程において行われる。所望のパターンは
通常ホトリソグラフィ技術によって形成される。この際
、パターン化されたマスクが使用される。マスクが製造
される回路と一致することができる精度は通常回路の最
小形状を制限する。複数のこのようなアライメント工程
を有する製造方法において、幅数ミクロン以下の回路を
一定して形成することは困難である。従って、全工程中
におけるホトグラフィ工程の数が減少され、従って使用
される技術の複雑性およびコストを最小にすることがで
き、この方法から得られる回路の歩留りに影響を与える
ことなく回路をスケールダウンすることができることが
常に望まれている。
、種々の製造工程において行われる。所望のパターンは
通常ホトリソグラフィ技術によって形成される。この際
、パターン化されたマスクが使用される。マスクが製造
される回路と一致することができる精度は通常回路の最
小形状を制限する。複数のこのようなアライメント工程
を有する製造方法において、幅数ミクロン以下の回路を
一定して形成することは困難である。従って、全工程中
におけるホトグラフィ工程の数が減少され、従って使用
される技術の複雑性およびコストを最小にすることがで
き、この方法から得られる回路の歩留りに影響を与える
ことなく回路をスケールダウンすることができることが
常に望まれている。
従来のバイポーラトランジスタの製造方法において、少
なくとも２回のホトグラフィ操作が必要される。一連の
操作はある製造方法から他の方法に変更できるが、２つ
のホトリソグラフィ工程は大体常に必要とされる。通常
、このような工程の一つはエミッタ領域の位置を決める
のに使用され、他の工程はベースコンタクトの位置を決
めるのに使用される。通常、別のホトグラフィ操作が、
回路上の金属被覆領域を決めるのに必要とされる。
なくとも２回のホトグラフィ操作が必要される。一連の
操作はある製造方法から他の方法に変更できるが、２つ
のホトリソグラフィ工程は大体常に必要とされる。通常
、このような工程の一つはエミッタ領域の位置を決める
のに使用され、他の工程はベースコンタクトの位置を決
めるのに使用される。通常、別のホトグラフィ操作が、
回路上の金属被覆領域を決めるのに必要とされる。
従来のバイポーラの製造においては、得られる回路の高
周波機能が制限されるということが重要なことである。
周波機能が制限されるということが重要なことである。
動作速度および高周波数における機能に影響するある回
路パラメータがバイポーラトランジスタにあることはよ
く知られている。これらのパラメータのうち最も重要な
２つはベース抵抗とベースコレクタ間容量である。これ
らパラメータのいずれかまたは両方が減少すると、スピ
ードおよび高周波機能が改良される。
路パラメータがバイポーラトランジスタにあることはよ
く知られている。これらのパラメータのうち最も重要な
２つはベース抵抗とベースコレクタ間容量である。これ
らパラメータのいずれかまたは両方が減少すると、スピ
ードおよび高周波機能が改良される。
大規模集積回路に対する、高速以外の通常の設計目標は
高充填密度および単純化された製造方法を得ることであ
る。これらの目標に到達するために多くの努力がなされ
ているが、いずれも完全には成功していない。従って、
高速機能が改善され、同時に製造工程が簡略化されかつ
実質的により大きな素子充填密度を得ることのできるト
ランジスタを提供するバイポーラトランジスタ構造に対
する要求がある。
高充填密度および単純化された製造方法を得ることであ
る。これらの目標に到達するために多くの努力がなされ
ているが、いずれも完全には成功していない。従って、
高速機能が改善され、同時に製造工程が簡略化されかつ
実質的により大きな素子充填密度を得ることのできるト
ランジスタを提供するバイポーラトランジスタ構造に対
する要求がある。
（発明が解決しようとする問題点）
米国特許出願筒６００，７０７号はこの要求に対する一
つの解法を記述しているが、特定の素子構造においては
依然として改良の余地が残されている。
つの解法を記述しているが、特定の素子構造においては
依然として改良の余地が残されている。
更に詳細には、上記米国特許出願において明らかにされ
たトランジスタ構造はベース領域の選択された部分に重
なったエミッタ領域を有している。
たトランジスタ構造はベース領域の選択された部分に重
なったエミッタ領域を有している。
絶縁材料の壁がベース領域上に形成されかつエミッタ領
域の端部に隣接し、不活性ベース領域の長さ即ちベース
抵抗が減少されて素子の高速機能が改善されている。上
記米国特許出願においては、エミッタ材料は半絶縁多結
晶シリコン（５ＩＰＯ５）あるいはエミッタ材料を達成
するように適当にドープされた多結晶シリコン（ポリ）
に置き代えるように記述された。リンドープ５ｒｐｏｓ
およびヒ素ドープポリ材料の両方とも、説明された形能
のトランジスタ構造から最高の機能が求められる場合は
、相互に異なる重大な欠点をもたらす。特に、リンドー
プＳ Ｉ ＰＯ５がエミッタ材料とじて使用される場合
は、薄＜、濃＜ドープされたへ一ス領域を維持するのに
は速すぎる速さでリンがエミッタからベース領域へ拡散
される。この薄く、濃くドープされたベース領域は高速
動作に必要である。また、エミッタ材料としてリンドー
プＳ Ｉ ＰＯ３を使用すると、高速トランジスタの共
通エミッタ電流ゲインが不ぞろいになる。エミッタ材料
としてヒ素ドープポリを使用すると、リンドープｓ ｒ
ｐｏｓを使用することによる問題が除去されるが、２
つの新たな問題点が生じる。第１に、注入効率がより低
く、従って共通エミッタ電流ゲインと全体としてのトラ
ンジスタの機能が低下する。また、エミッタ材料の周辺
が製造工程中に破壊しやす（なる。注入効率はベースエ
ミッタ接合を横切る正味の少数キャリヤの電流に対する
同じ接合を横切る正味の多数キャリヤの電流の比である
。注入効率が減少すると、そのトランジスタに対する共
通エミッタ電流ゲインも減少する。
域の端部に隣接し、不活性ベース領域の長さ即ちベース
抵抗が減少されて素子の高速機能が改善されている。上
記米国特許出願においては、エミッタ材料は半絶縁多結
晶シリコン（５ＩＰＯ５）あるいはエミッタ材料を達成
するように適当にドープされた多結晶シリコン（ポリ）
に置き代えるように記述された。リンドープ５ｒｐｏｓ
およびヒ素ドープポリ材料の両方とも、説明された形能
のトランジスタ構造から最高の機能が求められる場合は
、相互に異なる重大な欠点をもたらす。特に、リンドー
プＳ Ｉ ＰＯ５がエミッタ材料とじて使用される場合
は、薄＜、濃＜ドープされたへ一ス領域を維持するのに
は速すぎる速さでリンがエミッタからベース領域へ拡散
される。この薄く、濃くドープされたベース領域は高速
動作に必要である。また、エミッタ材料としてリンドー
プＳ Ｉ ＰＯ３を使用すると、高速トランジスタの共
通エミッタ電流ゲインが不ぞろいになる。エミッタ材料
としてヒ素ドープポリを使用すると、リンドープｓ ｒ
ｐｏｓを使用することによる問題が除去されるが、２
つの新たな問題点が生じる。第１に、注入効率がより低
く、従って共通エミッタ電流ゲインと全体としてのトラ
ンジスタの機能が低下する。また、エミッタ材料の周辺
が製造工程中に破壊しやす（なる。注入効率はベースエ
ミッタ接合を横切る正味の少数キャリヤの電流に対する
同じ接合を横切る正味の多数キャリヤの電流の比である
。注入効率が減少すると、そのトランジスタに対する共
通エミッタ電流ゲインも減少する。
従って、高速、充填密度あるいは注入効率が考慮される
バイポーラトランジスタのエミッタ材料の部品の改良が
必要とされる。本発明はこの要求を満足する。
バイポーラトランジスタのエミッタ材料の部品の改良が
必要とされる。本発明はこの要求を満足する。
（問題点を解決するための手段）
本発明は、ヒ素ドープ多結晶シリコン（ｐｏｌｙ）材料
の第１の層とリンドープ半絶縁性多結晶シリコ７ （Ｓ
Ｉ ＰＯＳ） 材料の第２の層との２つの層からなる
エミッタ領域を有するバイポーラトランジスタ構成であ
る。本発明の好ましい実施例において、第１の層は、第
２の層の厚さの約１／６のみであり、それぞれの層の近
偵的厚さは４００人（オングストローム）および２．５
００人である。
の第１の層とリンドープ半絶縁性多結晶シリコ７ （Ｓ
Ｉ ＰＯＳ） 材料の第２の層との２つの層からなる
エミッタ領域を有するバイポーラトランジスタ構成であ
る。本発明の好ましい実施例において、第１の層は、第
２の層の厚さの約１／６のみであり、それぞれの層の近
偵的厚さは４００人（オングストローム）および２．５
００人である。
上記構造のベース領域に接触してヒ素ドープポリを使用
すると、５ｒｐｏｓ層からのリンの拡散が阻止され、共
通エミッタ電流ゲインの不均一性も最小化される。注入
効率は、薄い第１のポリ層を使用すると若干低下する。
すると、５ｒｐｏｓ層からのリンの拡散が阻止され、共
通エミッタ電流ゲインの不均一性も最小化される。注入
効率は、薄い第１のポリ層を使用すると若干低下する。
５ｒｐｏｓ層は明らかに応力緩和層として機能し、製造
中のエミッタの破裂を防止する。
中のエミッタの破裂を防止する。
以下の記述から、本発明は高速、高密度あるいは高注入
効率が重視されるパイボーラトランジス夕構造の分野に
おいて重要な進展をもたらすことは明らかであろう。本
発明の別の特徴および利点は、添付図面をともなって、
典型的な構造に関する次のより詳細な記述から明らかに
なるであろう。
効率が重視されるパイボーラトランジス夕構造の分野に
おいて重要な進展をもたらすことは明らかであろう。本
発明の別の特徴および利点は、添付図面をともなって、
典型的な構造に関する次のより詳細な記述から明らかに
なるであろう。
（実施例）
本発明は高速動作用のバイポーラトランジスタ構造の改
良に関する。バイポーラトランジスタは動作速度が本質
的に限られており、従って高周波への応用の有用性にも
限度があった。米国特許出願第６００．７０７に従うと
、バイポーラトランジスタの動作速度を著しく増大する
ことができる。上記米国特許出願において記述されかつ
特許請求された構造が、本発明の詳細な説明に焦点が当
てられる前に再びここで説明される。
良に関する。バイポーラトランジスタは動作速度が本質
的に限られており、従って高周波への応用の有用性にも
限度があった。米国特許出願第６００．７０７に従うと
、バイポーラトランジスタの動作速度を著しく増大する
ことができる。上記米国特許出願において記述されかつ
特許請求された構造が、本発明の詳細な説明に焦点が当
てられる前に再びここで説明される。
第１図に示されるように、本発明が関係するトランジス
タ構造においては、まず半導体材料内に、参照番号１０
によって示される半導体ベース層が形成される。半導体
材料は素子のコレクタ領域１２として機能する。通常、
ベース層とコレクタ領域は反対の導電型を有している。
タ構造においては、まず半導体材料内に、参照番号１０
によって示される半導体ベース層が形成される。半導体
材料は素子のコレクタ領域１２として機能する。通常、
ベース層とコレクタ領域は反対の導電型を有している。
例えば、コレクタがｎ−型材料である場合、ベース層は
ｐ−型材料である。使用される半導体材料は、最も広い
意味での本発明にとって重要ではない。例えば、適当な
不純物によってドープされ、所望の導電型が与えられた
シリコンでよい。更に、ベース層ＩＯはイオン注入の様
な従来の技術によって形成することができる。
ｐ−型材料である。使用される半導体材料は、最も広い
意味での本発明にとって重要ではない。例えば、適当な
不純物によってドープされ、所望の導電型が与えられた
シリコンでよい。更に、ベース層ＩＯはイオン注入の様
な従来の技術によって形成することができる。
コレクタ１２はバイポーラの製造に従来使用されている
いかなる形態、例えば濃くドープされた埋没層上の薄く
ドープされたエピタキシャル材料でよい。更に、コレク
タ１２は単一の半導体ウェハ上の複数のコレクタ領域の
一つであり、従来の分離技術、例えば拡散分離によって
分離されたものでよい。
いかなる形態、例えば濃くドープされた埋没層上の薄く
ドープされたエピタキシャル材料でよい。更に、コレク
タ１２は単一の半導体ウェハ上の複数のコレクタ領域の
一つであり、従来の分離技術、例えば拡散分離によって
分離されたものでよい。
本製造法における次の工程においては、第１ｂ図に示さ
れるようにベース層１０を覆ってエミツタ層Ｉ４が形成
される。エミツタ層１４はコレクタ領域１２と同じ導電
型を有し、拡散、イオン注入、エピタキシャル堆積、ま
たは多結晶シリコンデポジションの様ないずれの従来の
製造法によって形成できる。更に、エミッタ材料をコレ
クタおよびヘー・スの材料と変えることができる。例え
ば、多結晶シリコンあるいは半絶縁多結晶シリコン（Ｓ
Ｉ ＰＯ５）をシリコン基板上に被せて使用すること
ができる。以下に記述されるように、特定のエミッタ材
料を選択することが本発明にとって重要である。第１ｂ
図にも示されるように、膜１６がエミツタ層１４上に堆
積される。後で酸化マクスとして使用される膜１６は、
シリコン材料が使用される場合、化学的気相堆積によっ
て形成された窒化シリコン（ＳｉＪｎ ）でよい。この
膜の目的は次の酸化工程のマスクを提供することにある
。
れるようにベース層１０を覆ってエミツタ層Ｉ４が形成
される。エミツタ層１４はコレクタ領域１２と同じ導電
型を有し、拡散、イオン注入、エピタキシャル堆積、ま
たは多結晶シリコンデポジションの様ないずれの従来の
製造法によって形成できる。更に、エミッタ材料をコレ
クタおよびヘー・スの材料と変えることができる。例え
ば、多結晶シリコンあるいは半絶縁多結晶シリコン（Ｓ
Ｉ ＰＯ５）をシリコン基板上に被せて使用すること
ができる。以下に記述されるように、特定のエミッタ材
料を選択することが本発明にとって重要である。第１ｂ
図にも示されるように、膜１６がエミツタ層１４上に堆
積される。後で酸化マクスとして使用される膜１６は、
シリコン材料が使用される場合、化学的気相堆積によっ
て形成された窒化シリコン（ＳｉＪｎ ）でよい。この
膜の目的は次の酸化工程のマスクを提供することにある
。
次の工■ψにおいて、第１Ｃ図に示されるように、膜Ｉ
６はエツチングされてパターン化され、トランジスタの
エミッタ領域が決められる。次に、エミツタ層それ自体
が同様にエツチングされ、膜の下が制御された量だけア
ンダーカットされる。これによって、残っているエミッ
タ領域の端部を少し越えて膜が伸びることになる。エミ
ッタ領域のパターン化およびエツチングは、従来のホト
レジスト技術および選択エツチングによって達成するこ
とができる。エミツタ層１４のエツチングされた部分は
完全に取り除かれ、下のベース層は取り除かれないのが
望ましい。ベース１０とエミツタ層１４との間に形成さ
れた付加的な薄い層（図示せず）を使用することなしに
、このことを達成することは困難である。この付加的な
薄い層は例えば酸化物でよく、エミツタ層をベース領域
１０に向って垂直にエツチングすることを可能とする。
６はエツチングされてパターン化され、トランジスタの
エミッタ領域が決められる。次に、エミツタ層それ自体
が同様にエツチングされ、膜の下が制御された量だけア
ンダーカットされる。これによって、残っているエミッ
タ領域の端部を少し越えて膜が伸びることになる。エミ
ッタ領域のパターン化およびエツチングは、従来のホト
レジスト技術および選択エツチングによって達成するこ
とができる。エミツタ層１４のエツチングされた部分は
完全に取り除かれ、下のベース層は取り除かれないのが
望ましい。ベース１０とエミツタ層１４との間に形成さ
れた付加的な薄い層（図示せず）を使用することなしに
、このことを達成することは困難である。この付加的な
薄い層は例えば酸化物でよく、エミツタ層をベース領域
１０に向って垂直にエツチングすることを可能とする。
エミツタ層１４をエツチングし、窒化シリコン膜１６の
下をアンダーカットする工程は、第１Ｃ図に示されるよ
うにエミッタ１４と膜１６との間に形成された別の薄い
酸化層を使用すると更Ｇこ容易に行うことができる。膜
１６がエツチングされかつパターン化された後、この酸
化層は、エミッタ材料と反応しないエッチャントによっ
てエツチングされアンダーカットされる。この酸化層が
アンダーカットされると、膜１６の端部の直下のアンダ
ーカット部分におけるエミッタ材料１４の上側表面が露
出される。エミッタ１４がエッチされると、エッチャン
トに長時間さらすことな（、所望量のアンダーカットが
得られ、ベース領域１０に与えられる損傷はほとんどな
い。
下をアンダーカットする工程は、第１Ｃ図に示されるよ
うにエミッタ１４と膜１６との間に形成された別の薄い
酸化層を使用すると更Ｇこ容易に行うことができる。膜
１６がエツチングされかつパターン化された後、この酸
化層は、エミッタ材料と反応しないエッチャントによっ
てエツチングされアンダーカットされる。この酸化層が
アンダーカットされると、膜１６の端部の直下のアンダ
ーカット部分におけるエミッタ材料１４の上側表面が露
出される。エミッタ１４がエッチされると、エッチャン
トに長時間さらすことな（、所望量のアンダーカットが
得られ、ベース領域１０に与えられる損傷はほとんどな
い。
次の工程において、第１ｄ図に示されるように、熱酸化
層１８が半導体表面上に形成され、マスク膜１６上には
形成されない。次に、第１ｅ図に示されるように、酸化
層が異方性技術によって、酸化層の平面に直角な方向で
エツチングされて除去される。この異方性技術とは、例
えばスパッタエツチングまたはプラズマ援助化学的気相
エツチングである。膜１６は異方性技術におけるマスク
として機能する。絶縁酸化物材料の側壁２０はエミッタ
領域１４に隣接して残る。次に、マスク膜１６の残って
いる部分はエツチングによって取り除かれ、エミッタの
直下にないベース層ＩＯの部分に、その抵抗値を減少す
るために更にドープすることができる。この部分は不活
性ベース領域と言われる。このドーピングはイオン注入
のような技術によって達成することができるが、この際
エミッタ材料は不活性ベース以外のベースの全部分に対
する注入マスクとして機能する。
層１８が半導体表面上に形成され、マスク膜１６上には
形成されない。次に、第１ｅ図に示されるように、酸化
層が異方性技術によって、酸化層の平面に直角な方向で
エツチングされて除去される。この異方性技術とは、例
えばスパッタエツチングまたはプラズマ援助化学的気相
エツチングである。膜１６は異方性技術におけるマスク
として機能する。絶縁酸化物材料の側壁２０はエミッタ
領域１４に隣接して残る。次に、マスク膜１６の残って
いる部分はエツチングによって取り除かれ、エミッタの
直下にないベース層ＩＯの部分に、その抵抗値を減少す
るために更にドープすることができる。この部分は不活
性ベース領域と言われる。このドーピングはイオン注入
のような技術によって達成することができるが、この際
エミッタ材料は不活性ベース以外のベースの全部分に対
する注入マスクとして機能する。
本製造方法の残りの工程は従来からのものである。金属
膜２２は、第１ｇ図に示されるように、エミッタ領域１
４およびベースの不活性部分を含む構造全体に沿って堆
積される。基本的には、金属膜は３つの特性を有してい
なければならない。
膜２２は、第１ｇ図に示されるように、エミッタ領域１
４およびベースの不活性部分を含む構造全体に沿って堆
積される。基本的には、金属膜は３つの特性を有してい
なければならない。
半導体材料と焼結して低抵抗率の膜を形成することがで
きなければならない。絶縁領域、即ち側壁２０と焼結し
ないで、エミッタをベースから分離できなければならな
い。最後に、焼結していない金属を取り除いて、焼結し
た金属をそのまま残すエツチング液が存在しなければな
らない。プラチナはシリコン技術で使用される金属の一
例である。
きなければならない。絶縁領域、即ち側壁２０と焼結し
ないで、エミッタをベースから分離できなければならな
い。最後に、焼結していない金属を取り除いて、焼結し
た金属をそのまま残すエツチング液が存在しなければな
らない。プラチナはシリコン技術で使用される金属の一
例である。
プラチナはシリコンと焼結するが、二酸化シリコンまた
は窒化シリコンは焼結しない。焼結されていないプラチ
ナは沸騰王水によってエツチングされるが、プラチナシ
リサイドは工・ノチングされない。
は窒化シリコンは焼結しない。焼結されていないプラチ
ナは沸騰王水によってエツチングされるが、プラチナシ
リサイドは工・ノチングされない。
第１ｈ図において、焼結工程が完了され、焼結された金
属膜かベース１０とエミッタ領域１４上に残り、焼結さ
れない金属膜が側壁２０上に残る。
属膜かベース１０とエミッタ領域１４上に残り、焼結さ
れない金属膜が側壁２０上に残る。
第１１図において、焼結されていない金属がエツチング
によって取り除かれ、絶縁壁２０が露出する。この壁は
次にベースとエミッタの電気的接続を妨げる。通常の技
術であり図示されていない最終工程において、金属層が
素子に加えられ、エミッタおよびベース領域の電気接続
が行われる。
によって取り除かれ、絶縁壁２０が露出する。この壁は
次にベースとエミッタの電気的接続を妨げる。通常の技
術であり図示されていない最終工程において、金属層が
素子に加えられ、エミッタおよびベース領域の電気接続
が行われる。
絶縁材料の薄い側壁２０は、ベース領域表面に平行な方
向で測って、たった０、２から０．５ミクロン厚であり
得る。このことは、従来の方法で製造されたバイポーラ
トランジスタにおいて対応する寸法が約５から６ミクロ
ンであったことと対比されるべきである。ベース領域の
この寸法は基本的に電流キャリヤの流れの方向である。
向で測って、たった０、２から０．５ミクロン厚であり
得る。このことは、従来の方法で製造されたバイポーラ
トランジスタにおいて対応する寸法が約５から６ミクロ
ンであったことと対比されるべきである。ベース領域の
この寸法は基本的に電流キャリヤの流れの方向である。
不活性へ一ス領域の長さが少しでも減少されると、この
ことに直接反映してトランジスタのベース抵抗が減少し
、またベース−コレクタ容量が減少する。ベース抵抗と
ベースコレクタ間容量の両方が直接トランジスタの動作
スピードに影響を及ぼずので、上述の解決法は動作スピ
ードを増大させるという効果を有する。
ことに直接反映してトランジスタのベース抵抗が減少し
、またベース−コレクタ容量が減少する。ベース抵抗と
ベースコレクタ間容量の両方が直接トランジスタの動作
スピードに影響を及ぼずので、上述の解決法は動作スピ
ードを増大させるという効果を有する。
ベース領域全体のサイズを減少するということは、トラ
ンジスタ全体が半導体ウェハ上のより小さい部分を占有
し、従って素子充填密度が増大するということを意味し
ている。充填密度が増大すると、通常製造方法がより複
雑になるか、少なくとも使用可能な回路の歩留りが減少
することになる。しかしながら、上述された技術を使用
すると製造方法が実１９節単になる。これは、１回だけ
のホトリソグラフィ操作が、エミッタ領域とベース接触
領域との両方を決めるのに必要とされるためである。従
来の製造方法においては、少なくとも２回のホトリソグ
ラフィ操作がこれらの目的のために必要とされる。
ンジスタ全体が半導体ウェハ上のより小さい部分を占有
し、従って素子充填密度が増大するということを意味し
ている。充填密度が増大すると、通常製造方法がより複
雑になるか、少なくとも使用可能な回路の歩留りが減少
することになる。しかしながら、上述された技術を使用
すると製造方法が実１９節単になる。これは、１回だけ
のホトリソグラフィ操作が、エミッタ領域とベース接触
領域との両方を決めるのに必要とされるためである。従
来の製造方法においては、少なくとも２回のホトリソグ
ラフィ操作がこれらの目的のために必要とされる。
第１図の製造方法とは異なる方法が第２図に示されてい
る。最初に説明された実施例と同様に、第２ａ図に示さ
れるようにコレクタ領域１２上にベース領域１０が形成
される。次に、エミツタ層１４が形成される（第２ｂ図
）が、窒化膜あるいは他の膜はこの上に堆積されない。
る。最初に説明された実施例と同様に、第２ａ図に示さ
れるようにコレクタ領域１２上にベース領域１０が形成
される。次に、エミツタ層１４が形成される（第２ｂ図
）が、窒化膜あるいは他の膜はこの上に堆積されない。
その代わりに、エミツタ層がエツチングされてパターン
化されて第２Ｃ図に示されるようにエミッタ領域位置が
決められる。次に、酸化物のような絶縁層１８が、第２
ｄ図に示されるようにベース１０とエミッタ領域１４を
含む素子全体上に形成される。第２ｅ図は、異方性エソ
チング工程によって側壁２０以外の絶縁層１Ｂの全てが
取り除かれた後の素子を示している。一度再び、不活性
ベース領域をこの段階において第２ｆ図に示されるよう
により濃くドープすることができる。残りの工程は第１
ｇ図から第１１図において説明された工程と同じである
。
化されて第２Ｃ図に示されるようにエミッタ領域位置が
決められる。次に、酸化物のような絶縁層１８が、第２
ｄ図に示されるようにベース１０とエミッタ領域１４を
含む素子全体上に形成される。第２ｅ図は、異方性エソ
チング工程によって側壁２０以外の絶縁層１Ｂの全てが
取り除かれた後の素子を示している。一度再び、不活性
ベース領域をこの段階において第２ｆ図に示されるよう
により濃くドープすることができる。残りの工程は第１
ｇ図から第１１図において説明された工程と同じである
。
従来のバイポーラ製造方法が第３図に示されており、第
３図の方法の改良を示す第４図と比較すると便利である
。従来の方法においては、二酸化シリコン壁３０がｎ−
型エピタキシャル材料を囲んで形成されている。このエ
ピタキシャル材料はバイポーラトランジスタのコレクタ
領域として機能する。第１に、窒化シリコン膜３４が第
３ｂ図に示されるようにｎ−型材料上に堆積される。こ
の窒化層はエツチングされてパターン化されてベース接
触領域とエミッタ領域との位置が決められる。窒化膜３
４はエツチングされて酸化物壁３０の間に２つの開口３
６が設けられる。
３図の方法の改良を示す第４図と比較すると便利である
。従来の方法においては、二酸化シリコン壁３０がｎ−
型エピタキシャル材料を囲んで形成されている。このエ
ピタキシャル材料はバイポーラトランジスタのコレクタ
領域として機能する。第１に、窒化シリコン膜３４が第
３ｂ図に示されるようにｎ−型材料上に堆積される。こ
の窒化層はエツチングされてパターン化されてベース接
触領域とエミッタ領域との位置が決められる。窒化膜３
４はエツチングされて酸化物壁３０の間に２つの開口３
６が設けられる。
不活性ベース領域が、ｎ−型材料中への拡散によって開
口３６の直下に形成され、第３ｄ図に示されるようにこ
の開口３６上に酸化物が形成される。窒化膜は第３ｅ図
に示されるように、次に取り除かれて、活性ベース領域
とベース接触部とが、第３ｆ図の３８および３９によっ
てそれぞれ示される位置に設けられる。多結晶シリコン
あるいは５ＩＰＯ５（半絶縁多結晶シリコン）の層４０
が素子全体に堆積され、次に第３ｇ図に示されるように
パターン化されて素子のエミッタが決められる。５ｒｐ
ｏｓエミツタは次にアニールされるか、多結晶エミッタ
材料が拡散される。２つのホトリソグラフィ操作が、本
方法のこの段階に到達するまでに必要とされることがわ
かる。一つはベース接触部とエミッタ領域を決めるため
であり、２番目のものはエミッタ接触部を決める。不活
性ベース領域は比較的広くて２つのパターンニング操作
におけるアライメント誤差を許容し、さらにエミッタと
ベースとを信頼性よく電気的に分離する。
口３６の直下に形成され、第３ｄ図に示されるようにこ
の開口３６上に酸化物が形成される。窒化膜は第３ｅ図
に示されるように、次に取り除かれて、活性ベース領域
とベース接触部とが、第３ｆ図の３８および３９によっ
てそれぞれ示される位置に設けられる。多結晶シリコン
あるいは５ＩＰＯ５（半絶縁多結晶シリコン）の層４０
が素子全体に堆積され、次に第３ｇ図に示されるように
パターン化されて素子のエミッタが決められる。５ｒｐ
ｏｓエミツタは次にアニールされるか、多結晶エミッタ
材料が拡散される。２つのホトリソグラフィ操作が、本
方法のこの段階に到達するまでに必要とされることがわ
かる。一つはベース接触部とエミッタ領域を決めるため
であり、２番目のものはエミッタ接触部を決める。不活
性ベース領域は比較的広くて２つのパターンニング操作
におけるアライメント誤差を許容し、さらにエミッタと
ベースとを信頼性よく電気的に分離する。
第３ｈ図においては、プラチナ４２が素子上に堆積され
、次に焼結されそしてエツチングされて酸化物部分上の
焼結していない金属が取り除かれる。
、次に焼結されそしてエツチングされて酸化物部分上の
焼結していない金属が取り除かれる。
第３１図と第３ｊ図とは金属被覆工程が行なわれる前と
後の素子の平面図を示している。
後の素子の平面図を示している。
比較のために、改良方法が第４ａ図から第４ｇ図に示さ
れている。第３ｂ図から第３ｅ図に示される工程は改良
方法においては完全に除去されている。第４図に示され
る工程において、活性ベース層４３はｎ−型コレクタ材
料３２の全表面に沿って設けられており、多結晶シリコ
ンあるいはＳ Ｉ ＰＯ８層４０が堆積される。第４ｃ
図に示されるように、層４０は工・ノチングされパター
ン化されてエミッタ領域が決まる。Ｓ Ｉ ＰＯ３をア
ニーリングするまたはポリシリコンを拡散する従来の工
程が存在する。次に、素子全体が酸化物層４４で被覆さ
れる。この酸化物の多くは次に異方性エソチング工程で
取り除かれ、第４ｂ図に示されるように、エミッタ領域
４０の端部の絶縁側壁２０が残る。第４ｅ図に示される
構造に至る次に実施される工程は、従来の方法において
実施された工程と同じである。金属膜がベース接触部と
エミッタ領域との上に堆積され、半導体表面に選択的に
焼結する。絶縁側壁上の焼結されない金属はエツチング
によって取り除かれ、素子に最後金属被覆工程を行うこ
とが可能となる。第４ｒ図および第４ｇ図は金属被覆前
後の平面図である。
れている。第３ｂ図から第３ｅ図に示される工程は改良
方法においては完全に除去されている。第４図に示され
る工程において、活性ベース層４３はｎ−型コレクタ材
料３２の全表面に沿って設けられており、多結晶シリコ
ンあるいはＳ Ｉ ＰＯ８層４０が堆積される。第４ｃ
図に示されるように、層４０は工・ノチングされパター
ン化されてエミッタ領域が決まる。Ｓ Ｉ ＰＯ３をア
ニーリングするまたはポリシリコンを拡散する従来の工
程が存在する。次に、素子全体が酸化物層４４で被覆さ
れる。この酸化物の多くは次に異方性エソチング工程で
取り除かれ、第４ｂ図に示されるように、エミッタ領域
４０の端部の絶縁側壁２０が残る。第４ｅ図に示される
構造に至る次に実施される工程は、従来の方法において
実施された工程と同じである。金属膜がベース接触部と
エミッタ領域との上に堆積され、半導体表面に選択的に
焼結する。絶縁側壁上の焼結されない金属はエツチング
によって取り除かれ、素子に最後金属被覆工程を行うこ
とが可能となる。第４ｒ図および第４ｇ図は金属被覆前
後の平面図である。
第４図の製造方法は、これと対応する従来の製造方法と
は次の点で異なっていることが、第３図および第４図か
ら明らかであろう。即ち、複雑な一連の工程が省略され
ており、２つの付加的な工程が含まれている。即ち、エ
ミッタ領域がエツチングされてパターン化された後の酸
化工程と、異方性エツチング工程（第３ｄ図）とが加わ
る。第１図の好ましい一連の工程を第３図に示された従
来の方法を改良するのにも使用することができるという
ことは理解されるであろう。
は次の点で異なっていることが、第３図および第４図か
ら明らかであろう。即ち、複雑な一連の工程が省略され
ており、２つの付加的な工程が含まれている。即ち、エ
ミッタ領域がエツチングされてパターン化された後の酸
化工程と、異方性エツチング工程（第３ｄ図）とが加わ
る。第１図の好ましい一連の工程を第３図に示された従
来の方法を改良するのにも使用することができるという
ことは理解されるであろう。
上述された構造は多くの点で十分に動作し、比較的長い
活性エミッタ周辺、従って比較的低いベース抵抗を与え
るという重要な利点を有する。しかしながら、説明され
た実施例は一つの重要な欠点を有している。エミッタ抵
抗は、エミッタ接触金属被覆とエミソクーベース接合と
の間で測定されるが、これが素子のいくつかの応用に対
して高すぎる。エミッター領域４０は従来の金属被覆層
、例えばアルミニウムで被覆するには小さすぎる。
活性エミッタ周辺、従って比較的低いベース抵抗を与え
るという重要な利点を有する。しかしながら、説明され
た実施例は一つの重要な欠点を有している。エミッタ抵
抗は、エミッタ接触金属被覆とエミソクーベース接合と
の間で測定されるが、これが素子のいくつかの応用に対
して高すぎる。エミッター領域４０は従来の金属被覆層
、例えばアルミニウムで被覆するには小さすぎる。
抵抗を理屈に合って低くするためにエミッタ領域上に設
けられたプラチナシリサイド層は、依然としていくつか
の応用に対して高すぎるシート抵抗を有している。
けられたプラチナシリサイド層は、依然としていくつか
の応用に対して高すぎるシート抵抗を有している。
この難点を取り除く一つの方法は、第５図ムこ４０′で
示されるように、全エミッタ領域をより広くすることで
ある。この方法はまたエミッタ接触金属被覆ストリップ
５０と接触しやすくする。
示されるように、全エミッタ領域をより広くすることで
ある。この方法はまたエミッタ接触金属被覆ストリップ
５０と接触しやすくする。
対応するベース接触金属被覆ストリップは５２で示され
ている。不幸にも、しかしながら、ベース領域３０と重
なる部分はきわめて危険である。重なり部分が小さすぎ
る場合は、エミッタ電流密度が過大であり、これによっ
てベースプソシュアウトあるいはＫｉｒｋ効果として知
られている効果が生じる。この結果として、ベース輸送
時間が増大し、トランジスタの機能が低下する。エミッ
タとベース領域との間の重なりが大きすぎる場合は、ベ
ース抵抗値が大きくなりすぎ、素子機能が同様にして低
下する。
ている。不幸にも、しかしながら、ベース領域３０と重
なる部分はきわめて危険である。重なり部分が小さすぎ
る場合は、エミッタ電流密度が過大であり、これによっ
てベースプソシュアウトあるいはＫｉｒｋ効果として知
られている効果が生じる。この結果として、ベース輸送
時間が増大し、トランジスタの機能が低下する。エミッ
タとベース領域との間の重なりが大きすぎる場合は、ベ
ース抵抗値が大きくなりすぎ、素子機能が同様にして低
下する。
素子の別の実施例において、４０“で示されるエミッタ
領域は第６図に示される形状を有しており、第４ｇ図お
よび第５図の構成の両方の利点を得ることができる。エ
ミッタ領域４０″は広い不活性部分４０″ａを有してい
る。この不活性部分は、エミッタ接触金属被覆と、この
不活性部分と同一幅の第１の部分４０“ｂおよび第２の
より狭い部分４０″Ｃを有する隣接活性部分とを設ける
ことを容易にする。第１の広い部分４０“ｂは比較的低
いエミッタ抵抗を保証し、これとともに第２の部分４０
″Ｃが比較的長い活性エミー／夕周辺を与えるので、比
較的低いベース抵抗が保証される。従って、長い活性エ
ミッタ周辺とこれに関連する低ベース抵抗を第４ｇ図の
実施例で保持される。更に、しかしながら、第５図の特
徴である低エミッタ抵抗を第６図の実施例においても同
様に得られる。
領域は第６図に示される形状を有しており、第４ｇ図お
よび第５図の構成の両方の利点を得ることができる。エ
ミッタ領域４０″は広い不活性部分４０″ａを有してい
る。この不活性部分は、エミッタ接触金属被覆と、この
不活性部分と同一幅の第１の部分４０“ｂおよび第２の
より狭い部分４０″Ｃを有する隣接活性部分とを設ける
ことを容易にする。第１の広い部分４０“ｂは比較的低
いエミッタ抵抗を保証し、これとともに第２の部分４０
″Ｃが比較的長い活性エミー／夕周辺を与えるので、比
較的低いベース抵抗が保証される。従って、長い活性エ
ミッタ周辺とこれに関連する低ベース抵抗を第４ｇ図の
実施例で保持される。更に、しかしながら、第５図の特
徴である低エミッタ抵抗を第６図の実施例においても同
様に得られる。
ここまで説明された方法および構造は多（の応用に対し
て満足されるが、エミッタ材料の選択という一つの重要
な点に関して改良の余地が残されている。エミッタ材料
の選択は、素子が最適な特徴を有するための最も重要な
役割を演じる。リンドープ半絶縁多結晶シリコン（ＳＩ
ＰＯ３）が使用される場合には、２つの問題に遭遇する
。第１は、薄い、濃（ドープされたベースを維持するの
が困難なような速い速度でリンガベースに拡散すること
である。この薄い、濃くドープされたベースは高速動作
トランジスタ構造に望まれる。第２には、この方法で製
造されたトランジスタの共通エミッタ電流ゲインが著し
くばらつ（ということである。
て満足されるが、エミッタ材料の選択という一つの重要
な点に関して改良の余地が残されている。エミッタ材料
の選択は、素子が最適な特徴を有するための最も重要な
役割を演じる。リンドープ半絶縁多結晶シリコン（ＳＩ
ＰＯ３）が使用される場合には、２つの問題に遭遇する
。第１は、薄い、濃（ドープされたベースを維持するの
が困難なような速い速度でリンガベースに拡散すること
である。この薄い、濃くドープされたベースは高速動作
トランジスタ構造に望まれる。第２には、この方法で製
造されたトランジスタの共通エミッタ電流ゲインが著し
くばらつ（ということである。
リンドープＳ Ｉ ＰＯ５を使用すると遭遇するこれら
の問題のいずれも、エミッタにヒ素ドープ多結晶シリコ
ン（ポ１月材料を使用すると仮想的に除去される。しか
しながら、２つの新たな問題はヒ素ドープポリの使用に
よって現われる。第１に、注入効率はリンドープ５ｒｐ
ｏｓエミツタに対するよりも低くなる。この結果、共通
エミッタ電流ゲインがかなり低下する。従って、トラン
ジスタの機能が低下する。第２の問題は、製造中にエミ
ッタの周辺の回りのヒ素ドープポリが破壊しやすくなる
ということである。この結果は、エミッターベース短絡
回路が形成され、機能の低下をもたらす。
の問題のいずれも、エミッタにヒ素ドープ多結晶シリコ
ン（ポ１月材料を使用すると仮想的に除去される。しか
しながら、２つの新たな問題はヒ素ドープポリの使用に
よって現われる。第１に、注入効率はリンドープ５ｒｐ
ｏｓエミツタに対するよりも低くなる。この結果、共通
エミッタ電流ゲインがかなり低下する。従って、トラン
ジスタの機能が低下する。第２の問題は、製造中にエミ
ッタの周辺の回りのヒ素ドープポリが破壊しやすくなる
ということである。この結果は、エミッターベース短絡
回路が形成され、機能の低下をもたらす。
本発明に従うと、エミッタが２つの分Ｎ層、即ちベース
と接触するヒ素ドープポリの約４００人の第１の層と、
第１の層上に形成されたリンドープ５ＩＰＯ３の約２，
５００人の第２の層で形成される。ベース内にリンが高
速上拡散されるのは、リン自体がシリコンに応力を発生
し、拡散過程を促進するためであると信じられる。ヒ素
はこの応力を戚少し、これによって応力促進拡散効果を
減少すると信しられている。いずれにしても、ヒ素ドー
プポリの介在層はベース領域へのリンの拡散を実質的に
減少する。
と接触するヒ素ドープポリの約４００人の第１の層と、
第１の層上に形成されたリンドープ５ＩＰＯ３の約２，
５００人の第２の層で形成される。ベース内にリンが高
速上拡散されるのは、リン自体がシリコンに応力を発生
し、拡散過程を促進するためであると信じられる。ヒ素
はこの応力を戚少し、これによって応力促進拡散効果を
減少すると信しられている。いずれにしても、ヒ素ドー
プポリの介在層はベース領域へのリンの拡散を実質的に
減少する。
Ｓ Ｉ ＰＯＳエミッタが使用される場合に観測される
不ぞろいな共通エミッタ電流ゲインは、エミッタの周囲
の回りのベースの酸化から結果される積層欠陥のためで
あると信じられる。この積層欠陥は、ベース内の残留す
る注入損傷によって形成される。ヒ素はリンよりもベー
スのこの損傷領域を拡散していかないので、ヒ素ドープ
ポリエミッタを有するトランジスタはあまり基準からは
ずれた共通エミッタ電流ゲインを示さない。
不ぞろいな共通エミッタ電流ゲインは、エミッタの周囲
の回りのベースの酸化から結果される積層欠陥のためで
あると信じられる。この積層欠陥は、ベース内の残留す
る注入損傷によって形成される。ヒ素はリンよりもベー
スのこの損傷領域を拡散していかないので、ヒ素ドープ
ポリエミッタを有するトランジスタはあまり基準からは
ずれた共通エミッタ電流ゲインを示さない。
注入効率に関するヒ素ドープポリの効果は、ヒ素ドープ
層の薄い断面によって最小化される。ヒ素ドープ層が使
用される場合のエミッタの破壊は、エミッタ上の窒化シ
リコンの堆積によって発生された応力によって生じると
信じられる。このことは、窒化シリコンの使用と関係す
るよく知られた問題である。この問題は窒化シリコン直
下の二酸化シリコンの応力緩和層によって通常解決され
る。
層の薄い断面によって最小化される。ヒ素ドープ層が使
用される場合のエミッタの破壊は、エミッタ上の窒化シ
リコンの堆積によって発生された応力によって生じると
信じられる。このことは、窒化シリコンの使用と関係す
るよく知られた問題である。この問題は窒化シリコン直
下の二酸化シリコンの応力緩和層によって通常解決され
る。
リンドープ５ＩＰＯ３は明らかに応力緩和酸化物層と同
様に振舞う。従ってリンドープ層はエミッタ周囲の破壊
を避けるための応力緩和層および注入効率増進手段の両
方として機能する。注入効率のこの増進は“Ｂａｒｒｉ
ｅｒ Ｅｍｉｔｔｅｒ Ｔｒａｎｓｉｓｔｏｒ”と題さ
れた本発明者の継続米国特許出願第６００．７０９号の
開示と一致する。
様に振舞う。従ってリンドープ層はエミッタ周囲の破壊
を避けるための応力緩和層および注入効率増進手段の両
方として機能する。注入効率のこの増進は“Ｂａｒｒｉ
ｅｒ Ｅｍｉｔｔｅｒ Ｔｒａｎｓｉｓｔｏｒ”と題さ
れた本発明者の継続米国特許出願第６００．７０９号の
開示と一致する。
以上の説明から、高速動作に用いられ、充填密度あるい
は注入効率が重要な考慮事柄となるバイポーラトランジ
スタにおいて重大な改良を本発明がもたらすことは理解
されるであろう。本発明の特定の実施例が説明のために
詳細に記述されたが、本発明の精神および範囲から離れ
ることなく種々の変更を行うことができることも理解さ
れるであろう゛。従って、本発明は、特許請求の範囲以
外によって限定されるべきではない。
は注入効率が重要な考慮事柄となるバイポーラトランジ
スタにおいて重大な改良を本発明がもたらすことは理解
されるであろう。本発明の特定の実施例が説明のために
詳細に記述されたが、本発明の精神および範囲から離れ
ることなく種々の変更を行うことができることも理解さ
れるであろう゛。従って、本発明は、特許請求の範囲以
外によって限定されるべきではない。
第１ａ図から第１１図は本発明を含ませることができる
バイポーラトランジスタ構造に対する製造工程を示す一
連の断面図、 第２ａ図から第２１図は別の構造に対する製造工程を示
す一連の断面図、 第３ａ図から第３ｈ図は従来のバイポーラ製造方法の各
工程を示す一連の断面図、 第３１図および第３ｊ図は、それぞれ金属被覆前後の第
３ａ図から第３ｈ図に示された工程によって製造された
素子の平面図、 第４ａ図から第４ｅ図は、第３ａ図から第３ｈ図の製造
工程が第１図および第２図の製造方法に従ってどのよう
に改良されるかを示す一連の断面図、 第４ｒ図および第４ｇ図は、金属被覆前後の第４ａ図か
ら第４ｅ図に示された工程によって製造された素子の平
面図、 第５図は比較的広いエミッタ領域を有しエミッタ抵抗が
減少する改良された素子の平面図、第６図はベース抵抗
に何ら重大な影響を与えることなくエミッタ抵抗を減少
するエミッタ領域を有する改良された好ましい形態の素
子の平面図である。 １０・・・手厚体ベース層、１２・・・コレクタ領域１
４・・・エミツタ層、 １６・・・？ ス’ｙ ｌ
ｌ１１８・・・熱酸化層、２０・・・絶縁酸化物材料の
側壁２２・・・金属膜、 ３０・・・二酸化シリコン壁
３４・・・窒化シリコン膜、３６・・・開口４０・・・
多結晶シリコンあるいは５ｒｐｏｓＯ層４０”・・・エ
ミッタ領域、４０”ａ・・・不活性部分４０”ｂ・・・
第１の部分、４０”Ｃ・・・第２の部分手 続 補 正
書（方式） ６ｉ、９．２９１．事件の表示
昭和６１年特許願第５３５２０号２、発明の名称
バイポーラトランジスタ構造３、補正をする者 事件との関係 出卯人 名 ｆｉｂ ティアールダフ′リュー インコーポレ
ーテゾド４、代 理 人
バイポーラトランジスタ構造に対する製造工程を示す一
連の断面図、 第２ａ図から第２１図は別の構造に対する製造工程を示
す一連の断面図、 第３ａ図から第３ｈ図は従来のバイポーラ製造方法の各
工程を示す一連の断面図、 第３１図および第３ｊ図は、それぞれ金属被覆前後の第
３ａ図から第３ｈ図に示された工程によって製造された
素子の平面図、 第４ａ図から第４ｅ図は、第３ａ図から第３ｈ図の製造
工程が第１図および第２図の製造方法に従ってどのよう
に改良されるかを示す一連の断面図、 第４ｒ図および第４ｇ図は、金属被覆前後の第４ａ図か
ら第４ｅ図に示された工程によって製造された素子の平
面図、 第５図は比較的広いエミッタ領域を有しエミッタ抵抗が
減少する改良された素子の平面図、第６図はベース抵抗
に何ら重大な影響を与えることなくエミッタ抵抗を減少
するエミッタ領域を有する改良された好ましい形態の素
子の平面図である。 １０・・・手厚体ベース層、１２・・・コレクタ領域１
４・・・エミツタ層、 １６・・・？ ス’ｙ ｌ
ｌ１１８・・・熱酸化層、２０・・・絶縁酸化物材料の
側壁２２・・・金属膜、 ３０・・・二酸化シリコン壁
３４・・・窒化シリコン膜、３６・・・開口４０・・・
多結晶シリコンあるいは５ｒｐｏｓＯ層４０”・・・エ
ミッタ領域、４０”ａ・・・不活性部分４０”ｂ・・・
第１の部分、４０”Ｃ・・・第２の部分手 続 補 正
書（方式） ６ｉ、９．２９１．事件の表示
昭和６１年特許願第５３５２０号２、発明の名称
バイポーラトランジスタ構造３、補正をする者 事件との関係 出卯人 名 ｆｉｂ ティアールダフ′リュー インコーポレ
ーテゾド４、代 理 人
Claims (6)
- （１）ｎ型シリコン半導体材料のコレクタ領域；このコ
レクタ領域上に形成されたｐ型シリコン半導体材料のベ
ース領域； このベース領域の選択された中間部分に重なって形成さ
れたｎ型半導体材料のエミッタ領域からなり、前記エミ
ッタ領域が、ヒ素ドープ多結晶シリコンからなる第１の
層とリンドープ半絶縁多結晶シリコン（ＳＩＰＯＳ）か
らなる第２の層の２つの分離した層として形成されてい
るバイポーラトランジスタ構造。 - （２）前記第１の層が約４００オングストローム厚であ
り、前記第２の層が約２，５００オングストローム厚で
ある特許請求の範囲第１項記載のバイポーラトランジス
タ構造。 - （３）前記エミッタ領域の端部と接触して前記ベース領
域上に形成され、前記エミッタ領域の厚さに略等しい高
さを有する絶縁材料の壁；および前記ベース領域と前記
エミッタ領域の上には形成され、二酸化シリコン絶縁材
料の前記壁の上には形成されず、前記ベース領域と前記
エミッタ領域とに分離して接続する導電層を更に有し、
前記絶縁材料の壁が前記ベースおよび前記エミッタ領域
への分離した接続を電気的に絶縁しかつ前記ベース領域
の不活性部分の大きさを減少し、これによってベース抵
抗およびベースコレクタ間容量が減少し、速度および素
子充填密度が増大する特許請求の範囲第１項記載のバイ
ポーラトランジスタの構造。 - （４）前記エミッタ領域が、比較的広いが前記ベース領
域には重ならない不活性部分と、前記不活性部分と実質
的に同じ幅を有し比較的低いエミッタ抵抗を与える第１
の部分および前記第１の部分より狭い幅を有し比較的長
い活性エミッタ周囲従って比較的低いベース抵抗を与え
る連続した第２の部分を持つ隣接活性部分とを有してい
る特許請求の範囲第３項記載のバイポーラトランジスタ
構造。 - （５）高速あるいは高周波用のバイポーラトランジスタ
において用いられるエミッタ構造であり、この構造が、 前記トランジスタのベース層と接触して形成されたヒ素
ドープ多結晶シリコン（ポリ）の第１の層；および 前記第１の層上に形成されたリンドープ半絶縁体多結晶
シリコン（ＳＩＰＯＳ）の第２の層からなっており、 前記第１の層が前記エミッタ構造外にリンガ高速で拡散
することを阻止して安定な共通エミッタ電流ゲインを結
果し、前記第２の層が前記エミッタの周辺破壊を防ぎ前
記トランジスの注入効率を増大するエミッタ構造。 - （６）前記第１の層が約４００オングストロームの厚さ
であり、そして 前記第２の層が約２，５００オングストロームの厚さで
ある特許請求の範囲第５項記載のエミッタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/710,352 US4647958A (en) | 1984-04-16 | 1985-03-11 | Bipolar transistor construction |
| US710352 | 1996-09-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62111468A true JPS62111468A (ja) | 1987-05-22 |
Family
ID=24853675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053520A Pending JPS62111468A (ja) | 1985-03-11 | 1986-03-11 | バイポ−ラトランジスタ構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4647958A (ja) |
| EP (1) | EP0194832A3 (ja) |
| JP (1) | JPS62111468A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631568A (en) * | 1983-03-08 | 1986-12-23 | Trw Inc. | Bipolar transistor construction |
| GB8507624D0 (en) * | 1985-03-23 | 1985-05-01 | Standard Telephones Cables Ltd | Semiconductor devices |
| US5072275A (en) * | 1986-02-28 | 1991-12-10 | Fairchild Semiconductor Corporation | Small contactless RAM cell |
| US5100824A (en) * | 1985-04-01 | 1992-03-31 | National Semiconductor Corporation | Method of making small contactless RAM cell |
| US5340762A (en) * | 1985-04-01 | 1994-08-23 | Fairchild Semiconductor Corporation | Method of making small contactless RAM cell |
| US5063168A (en) * | 1986-07-02 | 1991-11-05 | National Semiconductor Corporation | Process for making bipolar transistor with polysilicon stringer base contact |
| US4974046A (en) * | 1986-07-02 | 1990-11-27 | National Seimconductor Corporation | Bipolar transistor with polysilicon stringer base contact |
| US4752812A (en) * | 1987-01-12 | 1988-06-21 | International Business Machines Corporation | Permeable-base transistor |
| US5150184A (en) * | 1989-02-03 | 1992-09-22 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
| EP0390606A3 (en) * | 1989-03-31 | 1991-10-09 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| FR2650122B1 (fr) * | 1989-07-21 | 1991-11-08 | Motorola Semiconducteurs | Dispositif semi-conducteur a haute tension et son procede de fabrication |
| US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
| US5389552A (en) * | 1993-01-29 | 1995-02-14 | National Semiconductor Corporation | Transistors having bases with different shape top surfaces |
| US5631495A (en) * | 1994-11-29 | 1997-05-20 | International Business Machines Corporation | High performance bipolar devices with plurality of base contact regions formed around the emitter layer |
| TW200825563A (en) * | 2006-12-11 | 2008-06-16 | Innolux Display Corp | Light supply device and liquid crystal display device using the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3671340A (en) * | 1970-02-06 | 1972-06-20 | Nippon Electric Co | Transistor device with plateau emitter and method for making the same |
| JPS577959A (en) * | 1980-06-19 | 1982-01-16 | Toshiba Corp | Semiconductor device |
| EP0122004A3 (en) * | 1983-03-08 | 1986-12-17 | Trw Inc. | Improved bipolar transistor construction |
-
1985
- 1985-03-11 US US06/710,352 patent/US4647958A/en not_active Expired - Lifetime
-
1986
- 1986-03-10 EP EP86301683A patent/EP0194832A3/en not_active Withdrawn
- 1986-03-11 JP JP61053520A patent/JPS62111468A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0194832A2 (en) | 1986-09-17 |
| US4647958A (en) | 1987-03-03 |
| EP0194832A3 (en) | 1987-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3847687A (en) | Methods of forming self aligned transistor structure having polycrystalline contacts | |
| JPH0253944B2 (ja) | ||
| JPS62111468A (ja) | バイポ−ラトランジスタ構造 | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4631568A (en) | Bipolar transistor construction | |
| KR970004458B1 (ko) | 싱글 터브 반도체 장치 제조 방법 | |
| US4713355A (en) | Bipolar transistor construction | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| EP0122004A2 (en) | Improved bipolar transistor construction | |
| GB2183093A (en) | Electrode arrangement for a bipolar transistor | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| US5028550A (en) | Method of manufacturing semiconductor device | |
| US4609414A (en) | Emitter finger structure in a switching transistor | |
| US5773334A (en) | Method of manufacturing a semiconductor device | |
| KR0166069B1 (ko) | 반도체장치 | |
| JPS647509B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPS6252966A (ja) | 半導体装置の製造方法 | |
| JPH0437581B2 (ja) | ||
| JP2849287B2 (ja) | 半導体装置の製造方法 | |
| JPS60235464A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPH0612777B2 (ja) | 半導体装置の製造方法 | |
| JPH0575168B2 (ja) |