JPS6210913A - 入力周波数選択回路 - Google Patents
入力周波数選択回路Info
- Publication number
- JPS6210913A JPS6210913A JP15086285A JP15086285A JPS6210913A JP S6210913 A JPS6210913 A JP S6210913A JP 15086285 A JP15086285 A JP 15086285A JP 15086285 A JP15086285 A JP 15086285A JP S6210913 A JPS6210913 A JP S6210913A
- Authority
- JP
- Japan
- Prior art keywords
- input
- frequency
- output
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力周波数選択回路に係り、特にＣＰＵの周辺
の入力周波数選択回路に関する。
の入力周波数選択回路に関する。
従来、入力される周波数を選択する場合、ＬＣフィルタ
やＲＣフィルタ等により、通過できる周波数を設定する
回路構成となっていた。第２図は従来の入力周波数選択
回路の一例を示すブロック図であり、同図に２いて、Ｌ
Ｃフィルタ２０゜２１．２２（またはＲＣフィルタ）を
用意し、この個数は設定周波数に必要なだけ用意し、切
換スイッチにて設定選択する。入力端子１より入力され
た信号は、ＬＣフィルタ２０，２１．２２によ −り選
択され、出力端子２にインバータ２３を通し、出力され
る。
やＲＣフィルタ等により、通過できる周波数を設定する
回路構成となっていた。第２図は従来の入力周波数選択
回路の一例を示すブロック図であり、同図に２いて、Ｌ
Ｃフィルタ２０゜２１．２２（またはＲＣフィルタ）を
用意し、この個数は設定周波数に必要なだけ用意し、切
換スイッチにて設定選択する。入力端子１より入力され
た信号は、ＬＣフィルタ２０，２１．２２によ −り選
択され、出力端子２にインバータ２３を通し、出力され
る。
前記の従来の回路構成では、一つの周波数選択をする場
合、比較的簡単に行なえるが、複数の選択周波数を設定
する場合や連続的に選択周波数を変化させる場合等に２
いて、複数の素子を用いた組合せにより行なう必要があ
り、設定通過できる周波数においても制限がある。また
広帯域にわたる選択周波数の回路構成を行なうと、非常
に複雑かつ高価となる欠点がある。
合、比較的簡単に行なえるが、複数の選択周波数を設定
する場合や連続的に選択周波数を変化させる場合等に２
いて、複数の素子を用いた組合せにより行なう必要があ
り、設定通過できる周波数においても制限がある。また
広帯域にわたる選択周波数の回路構成を行なうと、非常
に複雑かつ高価となる欠点がある。
本発明の目的は、前記欠点を解決し、広帯域にわたる選
択周波数設定ができ、連続的に設定値を選択する場合に
おいても素子数の増加を供なわない簡単かつ安価な入力
周波数選択回路を提供することにある。
択周波数設定ができ、連続的に設定値を選択する場合に
おいても素子数の増加を供なわない簡単かつ安価な入力
周波数選択回路を提供することにある。
本発明の入力周波数選択回路は、入力信号が印加される
ゲート回路と、前記入力信号の周波数−電圧変換手段と
、この手段の出力を第１の入力とする演算増幅器とを備
え、この出力により前記ゲート回路が開閉し、前記演算
増幅器の第２の入力には前記入力信号の周波数を選択す
るための所定の電圧が印加されるようになっていること
を特徴とする。
ゲート回路と、前記入力信号の周波数−電圧変換手段と
、この手段の出力を第１の入力とする演算増幅器とを備
え、この出力により前記ゲート回路が開閉し、前記演算
増幅器の第２の入力には前記入力信号の周波数を選択す
るための所定の電圧が印加されるようになっていること
を特徴とする。
次に図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例の入力周波数回路を示すブロ
ック図である。同図において、本人力周波数選択回路は
、入力端子１と、出力端子２と、周波数選択のための電
圧入力端子３，４と、Ｆ／Ｖコンバータ５と、第１．工
２のＯＰアンプ６．７（演算増幅器を以下ＯＰアンプと
記す〕と、第１．第２のインバータ８，９と、２人力Ｎ
ＯＲ。
ック図である。同図において、本人力周波数選択回路は
、入力端子１と、出力端子２と、周波数選択のための電
圧入力端子３，４と、Ｆ／Ｖコンバータ５と、第１．工
２のＯＰアンプ６．７（演算増幅器を以下ＯＰアンプと
記す〕と、第１．第２のインバータ８，９と、２人力Ｎ
ＯＲ。
回路１１と、２人力ＮＡＮＤ回路１０とを含み、構成さ
れる。
れる。
ここで、入力端子１は、Ｆ／Ｖコンバータ５の入力と２
人力ＮＯＲ回路１１の第一の入力に接続され、Ｆ／Ｖコ
ンバータ５の出力は第１のＯＰアンプ６の＋側入力と、
第２のＯＰアンプ９の一側入力とに接続されている。第
１のＯＰアンプ６の出力は第１のインバータ８の入力に
、第２のＯＰアンプ７の出力は第２のインバータ９に各
々接続され、第１．第２のインバータ８，９のおのおの
の出力は２人力ＮＡＮＤ回路１０の第一の入力。
人力ＮＯＲ回路１１の第一の入力に接続され、Ｆ／Ｖコ
ンバータ５の出力は第１のＯＰアンプ６の＋側入力と、
第２のＯＰアンプ９の一側入力とに接続されている。第
１のＯＰアンプ６の出力は第１のインバータ８の入力に
、第２のＯＰアンプ７の出力は第２のインバータ９に各
々接続され、第１．第２のインバータ８，９のおのおの
の出力は２人力ＮＡＮＤ回路１０の第一の入力。
第２の入力に接続され、２人力ＮＡＮＤ回路１０の出力
は、２人力ＮＯＲ回路１１の第２の入力に接続されてい
る。２人力ＮＯＲ回路１１の出力は、出力亀子２となる
。第１のＯＰアンプ６の一側入力と、第２のＯＰアンプ
７の＋側入力は、選択周波数設定の電圧入力端子であり
、このうち第１のＯＰアンプ６の一側入力は、入力端子
３、第２のＯＰアンプ７の＋側入力は入力−子４である
。
は、２人力ＮＯＲ回路１１の第２の入力に接続されてい
る。２人力ＮＯＲ回路１１の出力は、出力亀子２となる
。第１のＯＰアンプ６の一側入力と、第２のＯＰアンプ
７の＋側入力は、選択周波数設定の電圧入力端子であり
、このうち第１のＯＰアンプ６の一側入力は、入力端子
３、第２のＯＰアンプ７の＋側入力は入力−子４である
。
今、入力端子１より入力された信号は、２人力ＮＯＲ，
回路１１の第一の入力と、Ｆ／Ｖコンバータ５の入力に
入り、Ｆ／Ｖコンバータ５により入力周波数に対応した
出力電圧がＦ／Ｖコンバータ５の出力に得られる。この
出力電圧は、第１のＯＰアンプ６の＋側入力、第２のＯ
Ｐアンプの一側入力の入力電圧となり、入力端子３に接
続された第１のＯＰアンプ６の一側入力、入力端子４に
接続された第２のＯＰアンプ７の＋側入力の電圧と比較
される。第１のＯＰアンプ６の＋側入力の電圧と入力端
子３との電圧を比較し、入力端子３の電圧より低ければ
第１のＯＦアンプ６の出力は＋側の出力が得られ、第２
のＯＰアンプ７の一側入力と入力端子４との電圧を比較
し、入力端子４の電圧より高ければ第２のＯＰアンプ７
の出力は＋側の出力が得られる。第１．第２のＯＰアン
プ６．７の出力が両方共＋側になれば、インバータ８．
９の出力は反転され、２人力ＮＡＮＤ回路１０の入力は
２人力共に＠０″′になり、１１″′が出力される。２
人力ＮＯＲ回路１１の第一の入力は、入力端子１に接続
されており、第２の入力が１１”ならば、この出力は入
力端子１の入力の反転出力となる。
回路１１の第一の入力と、Ｆ／Ｖコンバータ５の入力に
入り、Ｆ／Ｖコンバータ５により入力周波数に対応した
出力電圧がＦ／Ｖコンバータ５の出力に得られる。この
出力電圧は、第１のＯＰアンプ６の＋側入力、第２のＯ
Ｐアンプの一側入力の入力電圧となり、入力端子３に接
続された第１のＯＰアンプ６の一側入力、入力端子４に
接続された第２のＯＰアンプ７の＋側入力の電圧と比較
される。第１のＯＰアンプ６の＋側入力の電圧と入力端
子３との電圧を比較し、入力端子３の電圧より低ければ
第１のＯＦアンプ６の出力は＋側の出力が得られ、第２
のＯＰアンプ７の一側入力と入力端子４との電圧を比較
し、入力端子４の電圧より高ければ第２のＯＰアンプ７
の出力は＋側の出力が得られる。第１．第２のＯＰアン
プ６．７の出力が両方共＋側になれば、インバータ８．
９の出力は反転され、２人力ＮＡＮＤ回路１０の入力は
２人力共に＠０″′になり、１１″′が出力される。２
人力ＮＯＲ回路１１の第一の入力は、入力端子１に接続
されており、第２の入力が１１”ならば、この出力は入
力端子１の入力の反転出力となる。
第１のＯＰアンプ６もしくは第２のＯＰアンプ７の出力
が、第１．第２のインバータ８，９のどちらかもしくは
両方共反転できなければ、２人力ＮＡＮＤ回路１０の出
力は′″０″′のままであり、２人力ＮＯＲ回路１１の
出力は、１０”のままであり、入力端子１からの入力に
は関係しない。入力端子３．４の入力電圧を、Ｆ／Ｖコ
ンバータ５の周波数−電圧変換に対応した値にすること
により、希望の周波数を設定する事ができる。
が、第１．第２のインバータ８，９のどちらかもしくは
両方共反転できなければ、２人力ＮＡＮＤ回路１０の出
力は′″０″′のままであり、２人力ＮＯＲ回路１１の
出力は、１０”のままであり、入力端子１からの入力に
は関係しない。入力端子３．４の入力電圧を、Ｆ／Ｖコ
ンバータ５の周波数−電圧変換に対応した値にすること
により、希望の周波数を設定する事ができる。
以上説明したように、本発明によれば、Ｆ／Ｖコンバー
タの出力を第１のＯＦアンプと第２のＯＰアンプの第１
の入力電圧とし、第２の入力電圧と比較することにより
ゲート回路を制御し、入力周波数を選択し出力でき、こ
の第１ぢよび第２のＯＰアンプの第２の入力電圧を可変
させることにより、上限、下限側々に選択周波数を連続
可変することが素子数を増やすことなく、できる等の効
果がある。
タの出力を第１のＯＦアンプと第２のＯＰアンプの第１
の入力電圧とし、第２の入力電圧と比較することにより
ゲート回路を制御し、入力周波数を選択し出力でき、こ
の第１ぢよび第２のＯＰアンプの第２の入力電圧を可変
させることにより、上限、下限側々に選択周波数を連続
可変することが素子数を増やすことなく、できる等の効
果がある。
第１図は本発明の一実施例の入力周波数選択回路を示す
ブロック図、第２図は従来の入力周波数選択回路を示す
ブロック図である。 尚図において、 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・上限設定端子、４・−・・・・下限設定入
力端子、５・・・・・・Ｆ／Ｖコンバータ５，６，７・
・・・・・ＯＰアンプ、８，９゜２３・・・・・・イン
バータ、１０・・・・・・２人力ＮＡＮＤ回路、２０，
２１，２２・・・・・・ＬＣフィルタ。 第１図
ブロック図、第２図は従来の入力周波数選択回路を示す
ブロック図である。 尚図において、 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・上限設定端子、４・−・・・・下限設定入
力端子、５・・・・・・Ｆ／Ｖコンバータ５，６，７・
・・・・・ＯＰアンプ、８，９゜２３・・・・・・イン
バータ、１０・・・・・・２人力ＮＡＮＤ回路、２０，
２１，２２・・・・・・ＬＣフィルタ。 第１図
Claims (1)
- 入力信号が印加されるゲート回路と、前記入力信号の周
波数−電圧変換手段と、この手段の出力を第１の入力と
する演算増幅器とを備え、この演算増幅器の出力により
前記ゲート回路が開閉し、前記演算増幅器の第２の入力
には前記入力信号の周波数を選択するための所定の電圧
が印加されるようになっていることを特徴とする入力周
波数選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15086285A JPS6210913A (ja) | 1985-07-08 | 1985-07-08 | 入力周波数選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15086285A JPS6210913A (ja) | 1985-07-08 | 1985-07-08 | 入力周波数選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6210913A true JPS6210913A (ja) | 1987-01-19 |
Family
ID=15506003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15086285A Pending JPS6210913A (ja) | 1985-07-08 | 1985-07-08 | 入力周波数選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6210913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487959U (ja) * | 1990-12-13 | 1992-07-30 |
-
1985
- 1985-07-08 JP JP15086285A patent/JPS6210913A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487959U (ja) * | 1990-12-13 | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1452920A (en) | Signal equalizers | |
| JPS6210913A (ja) | 入力周波数選択回路 | |
| JPS62173809A (ja) | 増幅装置 | |
| JPS59100611A (ja) | デイジタル位相器 | |
| Crochiere | On the location of zeros and a reduction in the number of adds in a digital ladder structure | |
| JPH02124627A (ja) | クロックドライバー回路 | |
| SU1004903A1 (ru) | Измерительный преобразователь мощности трехфазных цепей | |
| JPH06104707A (ja) | 遅延装置 | |
| SU544943A1 (ru) | Самонастраивающа с система регулировани | |
| SU767779A1 (ru) | Устройство дл умножени | |
| JPS59161906A (ja) | デイジタル式周波数特性制御回路 | |
| SU517986A1 (ru) | Широкополосной усилитель | |
| JPH01143405A (ja) | アナログ型周波数分周器 | |
| SU472465A1 (ru) | Устройство дл ограничени речевых сигналов | |
| JPS62133807A (ja) | 可変利得増巾器 | |
| SU1107252A1 (ru) | Перестраиваемый RC-генератор | |
| JPH0715255A (ja) | 電力増幅器 | |
| SU537334A1 (ru) | Стабилизатор напр жени переменного тока | |
| JPS5887916A (ja) | デジタル・アナログ変換器 | |
| SU613336A1 (ru) | Функциональный преобразователь трех переменных | |
| SU641648A1 (ru) | Устройство дл передачи сигналов с дельта-модул цией и мгновенным компандированием | |
| SU723600A1 (ru) | Аналоговый интегрирующий вычислитель | |
| JPH0355062B2 (ja) | ||
| JPS615611A (ja) | 音場補正イコライザ | |
| JPS58200611A (ja) | 可変利得増幅器 |