JPS62107302A - 多重化制御装置 - Google Patents
多重化制御装置Info
- Publication number
- JPS62107302A JPS62107302A JP24707885A JP24707885A JPS62107302A JP S62107302 A JPS62107302 A JP S62107302A JP 24707885 A JP24707885 A JP 24707885A JP 24707885 A JP24707885 A JP 24707885A JP S62107302 A JPS62107302 A JP S62107302A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- control
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数のコントローラからなる多重化制御装置に
係り、特に各コントローラの制御出力信号を切替選択す
るものに対し、切替時の制御出力信号喪失時間を短かく
することに好適な多重化制御装置に関する。
係り、特に各コントローラの制御出力信号を切替選択す
るものに対し、切替時の制御出力信号喪失時間を短かく
することに好適な多重化制御装置に関する。
従来の装置は、多重化したコントローラの制御出力信号
が切換判定回路により選択された信号を制御対象に直接
出力する構成となっていた。また切換時の制御出力信号
喪失に対しては、一般的には切換判定回路の処理速度を
速くする方法がとられていた。しかし処理速度にかかわ
らず制御出力信号喪失時間を短縮する方法については特
に配慮されていなかった。
が切換判定回路により選択された信号を制御対象に直接
出力する構成となっていた。また切換時の制御出力信号
喪失に対しては、一般的には切換判定回路の処理速度を
速くする方法がとられていた。しかし処理速度にかかわ
らず制御出力信号喪失時間を短縮する方法については特
に配慮されていなかった。
本発明の目的は、多重化制御装置の制御出力信号の喪失
時間を短かくするための信号切替追従回路を有した多重
化制御装置を提供することにある。
時間を短かくするための信号切替追従回路を有した多重
化制御装置を提供することにある。
複数のコントローラからの制御出力信号を選択し、制御
対象へ制御信号を出力する多重化制御装置において、制
御信号が異常となった場合、その異常を判定し、正常な
コントローラからの制御出力信号に切替えを行う間、制
御信号が喪失した状態となる。本発明は、この制御信号
喪失の状態をできるだけ短かくするために、多重化信号
選択回路とは別に、制御信号が喪失しない状態で信号を
出力する信号切替追従回路を設け、正常コントローラ切
替完了までホールド信号を出力するようにしたものであ
る。
対象へ制御信号を出力する多重化制御装置において、制
御信号が異常となった場合、その異常を判定し、正常な
コントローラからの制御出力信号に切替えを行う間、制
御信号が喪失した状態となる。本発明は、この制御信号
喪失の状態をできるだけ短かくするために、多重化信号
選択回路とは別に、制御信号が喪失しない状態で信号を
出力する信号切替追従回路を設け、正常コントローラ切
替完了までホールド信号を出力するようにしたものであ
る。
以下、本発明の一実施例を第１図および第２図により説
明する。
明する。
第１図は本発明の一実施例を示す。本実施例は三重化制
御装置１の場合であり、３台のコントローラ２Ａ、２Ｂ
、２Ｇ切換判定回路３、切換回路４および本発明の特徴
である信号切替追従回路５より構成される。
御装置１の場合であり、３台のコントローラ２Ａ、２Ｂ
、２Ｇ切換判定回路３、切換回路４および本発明の特徴
である信号切替追従回路５より構成される。
切換判定回路３はコントローラ２Ａ、２Ｂ。
２Ｃから各コントローラ２Ａ、２Ｂ、２Ｇの状態量を入
力し、王台のコントローラ２Ａ、２Ｂ。
力し、王台のコントローラ２Ａ、２Ｂ。
２Ｃのうちで最も適切なコントローラを判定する機能を
有する。切換回路４はこの切換判定回路３の判定結果に
基づき、適切なコントローラからの制御出力信号を１つ
だけ選択し、制御対象への制御信号ｄを出力する。そし
て制御信号ｄは、信号切替追従回路５により、信号が正
常な場合はその制御信号ｄを最終的な制御信号として出
力し、もし制御信号ｄが喪失した場合には制御信号ｄが
喪失する直前の値を出力する。
有する。切換回路４はこの切換判定回路３の判定結果に
基づき、適切なコントローラからの制御出力信号を１つ
だけ選択し、制御対象への制御信号ｄを出力する。そし
て制御信号ｄは、信号切替追従回路５により、信号が正
常な場合はその制御信号ｄを最終的な制御信号として出
力し、もし制御信号ｄが喪失した場合には制御信号ｄが
喪失する直前の値を出力する。
次に本発明の特徴である信号切替追従回路５について第
２図により説明する。
２図により説明する。
第２図は信号切替追従回路５の一実施例である。
信号切替追従回路５は一次遅れ回路６、信号モニタ７、
信号追従メモリ８そして信号切替器９から構成される。
信号追従メモリ８そして信号切替器９から構成される。
以下本回路５の動作を説明する。
制御信号ｄは一次遅れ回路６により一次遅れの制御信号
ｆとして常時信号メモリ８に追従させており、また信号
モニタ７により制御信号ｄの喪失を監視している。制御
信号ｄが正常な場合にはこの信号を直接信号切替器９を
経由して最終的な制御信号ｅとして出力している。ここ
で制御信号ｄが喪失するとこの異常を信号モニタ７によ
り検出し、同時に信号メモリ８を追従状態から、その時
点での入力信号ｆにホールドさせるモードに切替え、こ
のホールド信号ｇを信号切替器９を経由して最終的な制
御信号ｅとして出力する。
ｆとして常時信号メモリ８に追従させており、また信号
モニタ７により制御信号ｄの喪失を監視している。制御
信号ｄが正常な場合にはこの信号を直接信号切替器９を
経由して最終的な制御信号ｅとして出力している。ここ
で制御信号ｄが喪失するとこの異常を信号モニタ７によ
り検出し、同時に信号メモリ８を追従状態から、その時
点での入力信号ｆにホールドさせるモードに切替え、こ
のホールド信号ｇを信号切替器９を経由して最終的な制
御信号ｅとして出力する。
但し一次遅れ回路６の時定数は制御対象から要求される
追従性又は、制御信号ｄの喪失待時定数等に応じて適切
な値に任意に設定できるものである。
追従性又は、制御信号ｄの喪失待時定数等に応じて適切
な値に任意に設定できるものである。
また信号モニタ７の設定値も、制御信号ｄのレンチ（４
〜２０ｍＡ、１〜５ｖ等）に応じて任意・に設定できる
ものである。
〜２０ｍＡ、１〜５ｖ等）に応じて任意・に設定できる
ものである。
次に制御信号ｄが復帰すると、信号モニタ７により最終
的な制御信号ｅとして復帰した制御信号ｄを出力し、同
時に信号メモリ８は制御信号ｄの一次遅れ信号ｆに追従
する。
的な制御信号ｅとして復帰した制御信号ｄを出力し、同
時に信号メモリ８は制御信号ｄの一次遅れ信号ｆに追従
する。
以上のタイマチャートを第３図に示す。
以上に述べた本実施例によれば制御信号ｄが喪失しても
最終的な制御出力信号ｅの喪失時間を大幅に短縮する効
果がある。
最終的な制御出力信号ｅの喪失時間を大幅に短縮する効
果がある。
以上に述べた実施例では三重化制御装置の場合を示した
が、任意の多重化制御装置でもよい。
が、任意の多重化制御装置でもよい。
また切替追従回路５は多重化制御装置に内蔵しなくて、
制御対象の付属機器に内蔵してもよい。
制御対象の付属機器に内蔵してもよい。
次に前記実施例とは別の実施例を第４図および第５図に
より説明する。
より説明する。
第４図に示す実施例の構成な前記実施例第１図と同様な
三重化制御装置１であるが、各コントローラ２Ａ、２Ｂ
、２Ｃの制御出力ａ、ｂ、Ｑを信号切換追従回路５に取
込んでいる点が異なるものである。
三重化制御装置１であるが、各コントローラ２Ａ、２Ｂ
、２Ｃの制御出力ａ、ｂ、Ｑを信号切換追従回路５に取
込んでいる点が異なるものである。
第５図は本実施例第４図における信号切換追従回路５の
ブロック図を示す。以下、本回路５は、高値選択回路１
０Ａ、ＩＯＢ、ＩＯＣ：、信号モニタ７そして切換回路
９より構成される。高値選択回路１０Ａ、ＩＯＢ、ＩＯ
Ｃ：により各コントローラの制御出力信号ａ、ｂ、ｃの
うち最大値の信号りを選択し、信号モニタ７により制御
信号ｄの喪失を検出した場合には切換回路７により最大
信号りを制御出力ｅとして出力する。
ブロック図を示す。以下、本回路５は、高値選択回路１
０Ａ、ＩＯＢ、ＩＯＣ：、信号モニタ７そして切換回路
９より構成される。高値選択回路１０Ａ、ＩＯＢ、ＩＯ
Ｃ：により各コントローラの制御出力信号ａ、ｂ、ｃの
うち最大値の信号りを選択し、信号モニタ７により制御
信号ｄの喪失を検出した場合には切換回路７により最大
信号りを制御出力ｅとして出力する。
以上に述べた本実施例によれば制御信号ｄが喪失しても
最終的な制御出力信号ｅの喪失時間を大幅に短縮する効
果がある。
最終的な制御出力信号ｅの喪失時間を大幅に短縮する効
果がある。
本発明によれば、多重化制御装置切換時の制御出力信号
喪失時間を短かくできるので、制御対象に与える変動を
抑える効果がある。また制御対象に不必要なインターロ
ック（制御信号喪失によるロック、フェイルプルーフ等
）を行う必要がなくなり制御系運転を簡略化できる効果
がある。
喪失時間を短かくできるので、制御対象に与える変動を
抑える効果がある。また制御対象に不必要なインターロ
ック（制御信号喪失によるロック、フェイルプルーフ等
）を行う必要がなくなり制御系運転を簡略化できる効果
がある。
また本発明によれば、高価な高速処理速度のコントロー
ラを用いる必要がなく、簡単な回路を設けるだけで制御
出力信号喪失時間を短縮できるため、経済性を高くでき
る効果がある。
ラを用いる必要がなく、簡単な回路を設けるだけで制御
出力信号喪失時間を短縮できるため、経済性を高くでき
る効果がある。
第１図は本発明の実施例１の多重化制御装置のブロック
図、第２図は信号切替追従回路のうち実施例１のブロッ
ク図、第３図は信号切替追従回路動作のタイムチャート
、第４図は実施例２の多重化制御装置のブロック図、第
５図は実施例２の信号切替追従回路のブロック図である
。 １・・・三重化制御装置、３・・・切換判定回路、４・
・・切換回路、６・・・−次遅れ回路、７・・・信号モ
ニタ、８・・・信号メモリ、９・・・切替回路。
図、第２図は信号切替追従回路のうち実施例１のブロッ
ク図、第３図は信号切替追従回路動作のタイムチャート
、第４図は実施例２の多重化制御装置のブロック図、第
５図は実施例２の信号切替追従回路のブロック図である
。 １・・・三重化制御装置、３・・・切換判定回路、４・
・・切換回路、６・・・−次遅れ回路、７・・・信号モ
ニタ、８・・・信号メモリ、９・・・切替回路。
Claims (1)
- １、複数のコントローラ、複数のコントローラのうち最
も適正なコントローラ又は、最も適正なコントローラの
制御出力を判定する機能を有する切換判定回路そして当
該切換判定回路により判定された結果に基づき最も適正
なコントローラの制御出力を選択する切換回路より成る
多重化制御装置において、切換回路からの制御出力信号
を監視し制御出力信号喪失時に適切な制御信号を出力す
る機能を有する信号切換追従回路を設けたことを特徴と
する多重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24707885A JPS62107302A (ja) | 1985-11-06 | 1985-11-06 | 多重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24707885A JPS62107302A (ja) | 1985-11-06 | 1985-11-06 | 多重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62107302A true JPS62107302A (ja) | 1987-05-18 |
Family
ID=17158099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24707885A Pending JPS62107302A (ja) | 1985-11-06 | 1985-11-06 | 多重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107302A (ja) |
-
1985
- 1985-11-06 JP JP24707885A patent/JPS62107302A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0041701B1 (en) | Multiple digital controller system | |
| JPS62107302A (ja) | 多重化制御装置 | |
| ATE214171T1 (de) | Steuerung von speicherzugriffsoperationen | |
| JPS5938824A (ja) | 電源制御方式 | |
| JPH0661079B2 (ja) | デ−タ処理装置 | |
| JP2704656B2 (ja) | デジタルコントローラシステム | |
| JPS6152749A (ja) | システム監視方式 | |
| JPS5953583B2 (ja) | 切替装置 | |
| JPH06214601A (ja) | 設備制御装置のバックアップ装置 | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JP2732585B2 (ja) | プロセス入力装置 | |
| JPH06100949B2 (ja) | 電算機システムの電源投入制御方式 | |
| SU1408458A1 (ru) | Запоминающее устройство с сохранением информации при отключении питани | |
| JP2606478B2 (ja) | 被制御部保護回路 | |
| JPS6093502A (ja) | デイジタル制御装置の出力保持方式 | |
| JPS6029803A (ja) | プロセス制御装置 | |
| SU746444A1 (ru) | Многоканальное устройство дл восстановлени объектов | |
| JPS6093505A (ja) | プログラマブル・コントロ−ラ用アナログ入力装置 | |
| JPH01199245A (ja) | 外部記憶装置を有する出力装置 | |
| JPS59212903A (ja) | プロセス制御装置 | |
| JPH01238431A (ja) | 自動負荷選択装置 | |
| JPS62139048A (ja) | 多重化制御装置 | |
| JPS61243502A (ja) | 停電時の電源保持回路 | |
| JPH01279302A (ja) | バックアップ機能付き制御装置 | |
| JPH04246732A (ja) | マイクロプロセッサ制御回路 |