JPS62105421A - 半導体装置用電極の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、化合物半導体を基板として用いた半導体装
置の電極形成法に関する。

（従来の技術） ガリウム砒素（ＧａＡｓ）を基板として用いたショット
キ障壁ゲート型電界効果トランジスタ（ＭＰ、Ｓ−ＦＥ
Ｔ）による大規模集積回路はシリコンによる集積回路を
はるかに越えて、高速かつ低消費電力で動作するものと
して開発が盛んに行なわれＣいる。　この集積回路を９
ＥＩ造する１−程においＣ、ソース及ヒトレイン領域は
ＧａＡｓ基板へのシリコンイオンの打ち込みによって形
成し、このシリ；１ンイオンの打ち込み領域を電気的に
活性化するため、８００〜８５０℃の温度によるアニー
ル処理か必要である。

そこてゲー１〜などに使用する゛市極ｌネ４がＧａＡｓ
基板との界面にお４するｍｌ熱（’ｌかｌ＋）公人きく
、アニール処理に耐え得るものであれば製造「程の順序
組み立ての自由度か大きくなる。

即ち、アニール処理に充分ｍｌえ得るような廁１熱性の
優れた電極材料がイｔ７１すれば、先ずグーｌ−電極を
マスクとしてトレイン、ソース両領域にイオンの打ち込
みを行い、続いて８００〜８５０℃のアニール処理によ
る活性化を行うことによって、いわゆる自己整合により
集積回路を形成することになり、面倒なマスク合せの必
要かなく、非常に有利である。

しかし、これまで充分な耐熱性を有する′電極材料は殆
ど見つかって居らず、最近僅かにＷＳｉ系合金、１１ｃ
Ｂ、、（ｌｉｅ：希土類金属）か提案されている。

このうち、Ｒｅｄ６は生成熱の大きく安定な化合物であ
り、その融点は２５　（１１１°Ｃ前後と極めて高く、
そのに殆どか２Ｘｌｉ１−５〜１０−４Ω・ＣＩの低い
比抵抗を有している耐熱性の良い、優れた電極材料であ
る。

（発明が解決しようとする問題点） しかるに、［−述のＲｅｄ６系の材料は電極材料として
は優れた性質を有する反面、化学的に安定で、適当なエ
ツチング液かなく、従来のエツチング液を用いる場合に
は電極の加圧性が悪くなるなどの難点かある。

（問題点を解決するための手段） 本願発明者は、Ｉ、記実情に鑑みＲｅ１１６系材料の電
極材料としての優れた性質を生かし、しかも加工＋＋の
良い化合物半導体装置用電極を形成する方法を開発する
１１的て鋭意研究の結果、フォトレジスト１模Ｌ　Ｋ’
　Ｒｅｄ、、を蒸着すると、Ｒｅｄ６は硬度か高く、フ
ォトレジスト１模どの間の硬石差か大きく、このためフ
ォトレジスト１模１．の１１　ｅ　ｆｌ　、、蒸着膜に
亀裂か生じ、そこてフィトレシス１〜Ｍ４１液を使用す
ることによりフォトレジスト膜と」（に容易に剥１ｉｅ
（リフトオフ）されることを見出した。

この発明は、Ｌ述の知り、をノ、（にして化合物Ｙ、導
体基板ｌ−にフォトレジスト膜をマスクとしてＲｃ　１
１　。

を蒸着した後、フォー１〜レシス１〜１模１−に蒸着さ
れたＲｅｄ、を）オトレジスｌ−２１離液を用い′Ｃフ
ォｌ〜レジスト膜と共に除去し、フォトレジスト１模で
マスクされない部分に蒸着されたＲ　ｅ　Ｂ　＆’を電
極と【ノて利用する半導体装置用電極の形成力Ｖ、を提
案するものである。

即ち、この発明の特徴はＲｅ　［１（＋’の蒸着膜をエ
ツチング液を用いずリフトオフＶ、により剥離し、’ｔ
ｌＬ極形成することにある。

この発明において、化合物半導体基板と１．てはＧａＡ
ｓ等の基板を用いることができ、これ等の〕、（板にマ
スクするフォ１−レシスＩ−膜とｌ）では、例λばフェ
ノールおよびり１／ゾールノボラツク４ｔｋ４１ｆｔｉ
をベースに【ノたキノンアジド系のフォトレジスト膜を
を挙げることができるが、従来使用されている他のフォ
トレジスト膜を使用することもてきる。

フォトレジスト膜によるマスキングは基板−１−に直接
材なってもよいか、基板１−にイオン注入法などにより
活性層を形成し、このｌ二にマスキンクを行なってもよ
く、また基板ににＳｉＯ□等の絶縁膜を形成し、この１
．にマスキングを行なってもよい。

ツー４−トレジスト膜によるマスキンクの後、Ｒｅ　１
１　ｔ；の蒸着を行なう。

１１　ｃ　Ｉｌ　ｂとしては比抵抗を考慮すると、４ｆ
希−に類元素の六硼化物か好まｌノく、特にランタンの
六硼化物（１，ａｌ１６）は融点か２７１５℃と高く、
電気抵抗が単結晶で８．９ルΩ・ｃｍ、蒸着膜で２０〜
１００にΩ・ＣＩと低く、ｌ’ｌツ熱膨張係数か５．６
　Ｘｌ０−’とＧａＡｓの熱膨張係数と殆ど等しいなど
の優れた特性を有し、ＧａＡｓな基板として用いた半導
体装置の電極材料として好適であるか、他にセリウム（
Ｃｅ）、プラセオジム（Ｐ　ｒ　）、ネオジム（Ｎｄ）
、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、イッテ
リビウム（ｙｂ）の六硼化物及びそれ等の＃シ晶も高耐
熱に１電極材ネ４として用いることかできる。

また、フォトレジストをその１−に蒸着されたＲｅＲａ
と共に除去するにはアセトン或はフェノールとハロゲン
系の有機溶剤を主体にしたフォトレジスト剥離液等を使
用することかできる。

（作用） 以−１−のように、化合物半導体基板１．にフォトレジ
スト膜でマスキンクし、史に１１　ｅ　１１　ｂを蒸着
すると、フォトレジスト１模１．に蒸着された１１　ｃ
　Ｉｆ　ｒ、にはフォトレジスト膜との酸１バ差により
亀裂か生した状態となり、したかってフォトレジスト剥
離液で処理すると、フォトレジスト１模と共に容易に、
１１゜つ完全に除去され、後にはフォトレジスト膜でマ
スクされない部分に蒸着された１１　ｃ　Ｒ６からなる
良好な電極パターンか形成され、熱的に安定で、高い障
壁高さを有する優れた゛ｒｌｌ極材料となる。

（実施例） 以下、この発明を図示の実施例に基づいて説明する。

実施例１ 第１図はこの発明によりＧａＡｓ４！−導体基板にラン
タンの六硼化物（１，ａｌ１６）を電極材料として用い
て電極を形成する方Ｖ、を示すものである。

これによれば、ｎ型ＧａＡｓ基板ｌ（不純物濃度−５Ｘ
　Ｉｌｌ”ｃｍ　’）に、Ｉｌ、２ｐｍの厚さの５ｉｎ
２膜２を形成【ノ（第１図（ａ））、続いて５ｉＯｚｌ
ＥＩ２１−に、フェノールおよびクレゾールノボラック
樹脂をペースにしたキノンアシド系のフォトレジスト膜
１模ドレジストＡＺ−１４００）液を１．５川■の厚さ
て塗布１ノ、パターンを露光して必要部分にフォトレジ
スト膜３を形成し、他の部分に塗布したフォトレジスト
膜液を除去する。更に、このフォトレジスト膜３をマス
クとして５ｉＯ２１模２のエッチンクを行なう（第１図
（ｂ））。

次に室温下て、電子銃を用いてｔａＢ６Ｍ４を１１．２
７ｚｍの厚さて蒸着する（第１図（Ｃ））。

この結果、フォトレジスト膜３Ｉ−に蒸着された１、ａ
Ｈｂｌ模４の表面には第２図（ａ）に示すように、亀裂
か生しており、これをフェノールとハロゲン系の有機溶
剤からなるフォトレジスト剥離液′Ｃ処理すると、フィ
ートレシス１〜１模３１４に蒸着された１、ａｌｌｒ。

膜４はフォトレシス［・１模３と」（に、容易にかつ完
全に剥離された（第２図（１１）参照）。

最後に、高温でアニール処理して第１１ｍ（ｄ）に示す
ようなショットキダイオ−１−を形成ｌｌｔ：。

第３図は、これより求めた１、ａ　ｌｌ　ｂに）；ける
ショットキ電極の■−Ｖ　４￥＋Ｉ＋を示す図、第４１
４は第３図より求めたアニール温度とショットキ障壁高
さ、ｎ値の関係を示す図であるが、これより得られたシ
ョットキダイオードは熱的に安定′Ｃ１高い障壁高さを
有する優れた電極材料であることか明らかで　゛ある。

なお、Ｌ　ａ　Ｂ　６の他に、Ｃｅ、　Ｐｒ、　Ｎｄ、
　Ｇｄ、　Ｔｂ、　Ｙｂの六硼化物についても、ＧａＡ
ｓ基板上に電子ビーム蒸着を行ない、前記同様な方法で
ショットキ電極を形成することかできる。

実施例２ この発明の最も効果的な実施例の一つとして、自己整合
型ＭＥＳ−ＦＥＴの製造例を第５図に基づいて説明する
。

半絶縁性ＧａＡｓ基板１１に通常の選択イオン注入法に
よりｎ型の活性層■２を形成する。この活性層１２のに
に実施例１と同様なフォトレジスト液を１．５ｐ■の厚
さで塗布し、ゲート電極のパターンを露光し、必要部分
にフォトレジスト膜１３を形成し、他の部分のフォトレ
ジスト液を除去する。

その後電子銃を用いてＬａＢ６膜１４ａを０．２．１の
厚さて蒸着し、更にその上に保護膜としてＴａ膜１５を
０．２　ｇｍの厚さで蒸着する（第５図（ａ））。

フォトレジスト膜１３及びその−■−に蒸着された１゜
ａ１１６膜１４ａ、　Ｔａ膜Ｉ５は、実施例１と同様な
フォトレジスト膜剥離液を用いて除去し、幅１ｐｓ＋の
ゲート電極１４ｂを形成する（第５図（ｂ））。

次にゲート電極１４ｂをマスクにしてＳｉイオンＩ６を
注入し、ゲート電極１４ｂの両側にｎ中領域１７．１８
を形成し、これをトレイン領域とソース領域とする。

このＳｉイオン注入領域の活性化は８００°Ｃで１０分
間の熱処理により行うか、この場合ＧａＡｓの熱解離を
防ぐために、基板の表面を５ｉｎ２膜−ｃｍうにうにし
である。

この熱処理の後にトレイン領域１７にはＡｕ１ＦＪ＋ｑ
を付着し、ソース領域１８にはＡｕＧｅ膜２０全２０し
て電極とする（第５図（Ｃ））。なお、グー１〜電極の
ド部２１はチャンネルとなる。

以］−のように作成した自己蛤合型Ｍ　Ｅ　Ｓ　−Ｆ　
ｌ−Ｔはゲート長ｌ用ｌのとき、相Ｗコンタクタンス２
００　ａｓ／　ａｍ、リーク電流Ｉｎ−”Ａ／　ｃｍ２
以ドの良＆ｆなものが得られた。

（発明の効果） 以上要するに、この発明によれば耐熱ｒｌの良い電極材
料を高精１■に、しかすン簡便に形成することかでき、
したがっ゛（自己整合ダ１の集積回路な容易に形成する
ことかできる。

【図面の簡単な説明】

第１図は、この発明によるシｌつ１〜キタイオート形成
工程を示す図、第２１４は、回Ｉ、の実施例におけるＧ
ａＡｓ基板表面の状ｊ！；図面で、ｔＪＳ２図（ａ）は
１．　ａ　Ｂ６の蒸着膜をリフトオフする前の状態（第
１図（Ｃ））を示ｌノ、第２図（ｂ）はリフトオフ後の
状７！ｉ　（第１図（ｄ））を示す図、第３図は同一１
−のショットキダイオードのＩ−Ｖ特性を示す図、第４
図は同りのショットキタイオートのアニール温度とショ
ットキ障壁高さ、ｎ値の関係を示す図、第５図はこの発
明による自己整合型ＭＥＳ−ＰＥＴの製造工程を示す図
である。

Claims (1)

【特許請求の範囲】
1. 化合物半導体基板上にフォトレジスト膜をマスクとして
   希土類元素の六硼化物を蒸着した後、フォトレジスト膜
   上に蒸着された希土類元素の六硼化物をフォトレジスト
   剥離液を用いてフォトレジスト膜と共に除去し、フォト
   レジスト膜でマスクされない部分に蒸着された希土類の
   六硼化物を電極として利用することを特徴とする半導体
   装置用電極の形成方法。