JPS62105189A - Display control system - Google Patents

Display control system

Info

Publication number
JPS62105189A
JPS62105189A JP60245087A JP24508785A JPS62105189A JP S62105189 A JPS62105189 A JP S62105189A JP 60245087 A JP60245087 A JP 60245087A JP 24508785 A JP24508785 A JP 24508785A JP S62105189 A JPS62105189 A JP S62105189A
Authority
JP
Japan
Prior art keywords
display
display control
data
control information
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60245087A
Other languages
Japanese (ja)
Inventor
雅春 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60245087A priority Critical patent/JPS62105189A/en
Publication of JPS62105189A publication Critical patent/JPS62105189A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示制御方式詳しくは、画像表示に当っては画
像データの他に各種制御情報も与えるがその制御情報の
出力方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a display control system, and more particularly, to a method for outputting control information, which provides various control information in addition to image data when displaying an image.

〔従来の技術〕[Conventional technology]

CRTディスプレイでは表示メモリ及びその制御装置を
備え、表示メモリより画像データを送ってCRT (ブ
ラウン管)に各種図形等を表示する。
A CRT display is equipped with a display memory and its control device, and displays various figures on a CRT (cathode ray tube) by sending image data from the display memory.

表示制御装置はこのとき表示メモリにアドレスを与える
が、それ以外に図形ぬりつぶし処理なども行ない、ぬり
つぶしは表示メモリより画像データを取込み、演算し、
その結果を表示メモリに戻すという方法で行なう。
At this time, the display control device gives an address to the display memory, but also performs processing such as filling in figures.
This is done by returning the results to the display memory.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

表示制御装置はまた表示に当って、マルチウィンドウの
切換、マルチウィンドウの色指定、ウィンドウのバンク
の色、ウィンドウ種類(キャラクタ画面かグラフィック
画面かなど)、スクロール及びズーミングなどの各種制
御情報を出力する。
During display, the display control device also outputs various control information such as multi-window switching, multi-window color specification, window bank color, window type (character screen or graphic screen, etc.), scrolling and zooming, etc. .

従来、制御情報の出力はブランキング期間詳しくは同期
信号の前後を除く中間部所定期間に行なうようにしてい
るが、この期間は狭(、従って制御情報が多量になると
送出困難になる。また制御情報を表示期間中に使用でき
るように、外部の記憶回路が必要になる。
Conventionally, control information has been output during a blanking period (more specifically, during a predetermined period in the middle of the blanking period excluding before and after the synchronization signal), but this period is narrow (therefore, when the amount of control information becomes large, it becomes difficult to output the control information. External storage circuitry is required so that the information is available during the display period.

本発明はか\る点を改善し、外付は回路を減少し、コス
トダウンおよび省スペースを図ろうとするものである。
The present invention aims to improve these points, reduce the number of external circuits, and reduce costs and space.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、CRTディスプレイの画像データを格納する
表示メモリおよび、該メモリの読出し書込み及び制御情
報出力を行なう表示制御装置を備える表示システムの表
示制御方式において、表示メモリのデータバスと表示制
御装置のデータバスとはバッファを介して接続し、また
表示制御装置のデータバスへラッチを介して制御情報出
力バスを接続し、交互に繰り返される表示読出サイクル
と描画演算サイクルの該表示読出サイクルの期間中に表
示制御装置は、空いている表示制御装置のデータバスを
通して表示制御情報を出力し前記ラッチにラッチさせる
ことを特徴とするものである。
The present invention provides a display control method for a display system including a display memory that stores image data of a CRT display, and a display control device that reads and writes data from the memory and outputs control information. The control information output bus is connected to the data bus via a buffer, and the control information output bus is connected to the data bus of the display control device via a latch, and during the display read cycle and the drawing calculation cycle that are alternately repeated. The display control device is characterized in that it outputs display control information through a data bus of a vacant display control device and causes the latch to latch the display control information.

〔作用〕[Effect]

表示時読出しは表示制御装置が表示メモリにアドレスを
入力し、該アドレスの表示メモリ内容を読出すことによ
り行なうが、その読出したデータはCRTに送り、表示
制御装置が取込むことはない。従って表示時読出しにお
いては表示制御装置のデータバスは空きになる。本発明
はこの空いているデータバスを利用して各種制御情報を
出力する。
Reading during display is performed by the display control device inputting an address to the display memory and reading out the contents of the display memory at the address, but the read data is sent to the CRT and is not taken in by the display control device. Therefore, during reading during display, the data bus of the display control device becomes empty. The present invention utilizes this vacant data bus to output various control information.

〔実施例〕〔Example〕

図面で説明すると第1図で10は表示メモリ、12は表
示制御装置、14はアドレスバス、16表表示メモリ読
出図示しないCRT (詳しくはその前に置かれる並列
/直列変換器)との間のデータバス、18はこのバス1
6にバッファ (ゲート)20を介して接続される表示
制御装置のデータバス、22は該バス18に接続された
制御情報のラッチ、24は制御情報を出力するデータバ
スである。表示メモリ10及び表示制御装置12はLS
Iであり、バス16.18等を形成したプリント基板に
取付けられる。
To explain it with the drawings, in FIG. 1, 10 is a display memory, 12 is a display control device, 14 is an address bus, and 16 is a table display memory readout and a CRT (not shown) (more specifically, a parallel/serial converter placed in front of it). data bus, 18 is this bus 1
6 is a data bus of the display control device connected via a buffer (gate) 20, 22 is a control information latch connected to the bus 18, and 24 is a data bus for outputting control information. The display memory 10 and display control device 12 are LS
I and is attached to a printed circuit board on which buses 16, 18, etc. are formed.

表示に際して表示制御装置12はバス14を通して表示
メモリ10にアドレスを送り、該アドレスの表示メモリ
内容がバス16を通してCRTへ送られる。図形塗りつ
ぶし、線引き、三角形又は四角形表示などの描画演算に
際しては表示制御装置12はバス14通して表示メモリ
10にアドレスを送り、該アドレスの表示メモリ内容を
読出してこれをバス16、バッファ20.バス18を通
して取込み、アンドオア、排他オアなどの演算処理を施
し、処理結果をバス18、バッファ20、バス16を介
して表示メモリ10に戻す(書込)。
During display, display controller 12 sends an address to display memory 10 via bus 14, and the display memory contents at that address are sent to CRT via bus 16. When performing drawing operations such as filling in figures, drawing lines, displaying triangles or rectangles, the display control device 12 sends an address to the display memory 10 through the bus 14, reads out the display memory contents at the address, and transfers them to the bus 16, buffer 20. It is taken in through the bus 18 and subjected to arithmetic processing such as AND-OR and exclusive-OR, and the processing results are returned (written) to the display memory 10 through the bus 18, buffer 20, and bus 16.

表示読出しと描画演算は交互に行なう。そして表示読出
し時はバス18は使用しないから、本発明ではこの期間
に制御情報を該バス18、ラッチ22、バス24の経路
で出力する。
Display reading and drawing calculations are performed alternately. Since the bus 18 is not used during display reading, the present invention outputs control information through the bus 18, latch 22, and bus 24 during this period.

第2図の表示/描画は表示読出し、描画演算が交互に行
なわれることを示す。表示制御装置が表示メモリに送る
アドレスは、これらに対するものである。データバス1
6へ出力される表示メモリ読出しデータは例えば16ビ
ツト単位(32ビット単位、64ビット単位などもある
)であり、これらのデータは前記の並列/直列変換器に
送られてこ\で直列信号に変換され、そして水平、垂直
同期信号などを付されてCRTのビデオ信号になる。描
画演算時の読出しデータを表示制御装置12に送られ、
こ\で演算処理され、然るのち表示メモリ10へ書込ま
れる。この書込みは次の描画演算サイクルで行なうこと
もあり、この場合は描画演算サイクルで読出し、次の表
示読出サイクルで演算、その次の描画演算サイクルで書
込み、になる。表示制御装置12はまた表示読出サイク
ル中に制御情報をデータバス18に出力し、これはラッ
チ22にラッチされ、バス24を通して送出される。
The display/drawing in FIG. 2 shows that display reading and drawing operations are performed alternately. The addresses that the display controller sends to the display memory are for these. data bus 1
The display memory read data output to 6 is, for example, in 16-bit units (32-bit units, 64-bit units, etc.), and these data are sent to the parallel/serial converter mentioned above and converted into a serial signal. The signal is then added with horizontal and vertical synchronization signals to become a CRT video signal. Read data at the time of drawing calculation is sent to the display control device 12,
Arithmetic processing is performed here and then written to the display memory 10. This writing may be performed in the next drawing calculation cycle; in this case, reading is performed in the drawing calculation cycle, calculation is performed in the next display readout cycle, and writing is performed in the next drawing calculation cycle. Display controller 12 also outputs control information to data bus 18 during display read cycles, which is latched into latch 22 and sent out over bus 24.

CRTディスプレイの1ライン(1水平走査線)は例え
ば1024ビツトであり、表示読出サイクルにおける読
出しデータのビット数が16とすると64回の表示読出
して1ライン分データを出力する。カラー表示の場合は
1ドツトを4ビツトなどで表わすから、読出し回数を4
倍にする又はデ−タバスの本数(同時読出しビット数)
を4倍にする等の方法をとる。
One line (one horizontal scanning line) of a CRT display has, for example, 1024 bits, and if the number of bits of read data in a display read cycle is 16, the display is read out 64 times to output data for one line. In the case of color display, one dot is represented by 4 bits, so the number of readings is 4.
Double or number of data buses (number of bits read simultaneously)
Take a method such as quadrupling the amount.

マルチウィンドウの場合、表示メモリ10は各ウィンド
ウのデータを格納している。ウィンドウがA、B、Cの
3つあるとしてこれらのウィンドウは重なり合うことも
あり、この場合は一番表側のウィンドウのデータが表示
され、裏に重なるウィンドウのデータは表示されない。
In the case of a multi-window display, the display memory 10 stores data for each window. Assuming that there are three windows A, B, and C, these windows may overlap, and in this case, the data of the window at the top is displayed, and the data of the window that overlaps at the back is not displayed.

この表示データの選択は、CRTの走査と同期して表示
制御装置12が出力する表示メモリ10アクセスアドレ
スをそのように変更することによって行なえる、例えば
各ウィンドウのデータを表示メモリの異なるアドレスに
格納しておき、重なる部分では表側のウィンドウのデー
タを読出すアドレスに切換えることによって行なえるが
、表示メモリでは1画面1ウインドウとし、か−る3種
の画面のデータを同じアドレスで同時に読出せるように
しておき、外部でデータ選択するようにしてもよい。後
者では、表示制御装置12はウィンドウ重なり部分でデ
ータ選択信号(これが前記制御情報の1種)を送ってど
のウィンドウデータを選択、表示すべきかを指示する。
This selection of display data can be performed by changing the display memory 10 access address output by the display control device 12 in synchronization with the scanning of the CRT. For example, data for each window can be stored at a different address in the display memory. This can be done by switching the address to read the data of the front window in the overlapping part, but in the display memory, one screen is set as one window, so that the data of these three types of screens can be read at the same time at the same address. You may also select the data externally. In the latter case, the display control device 12 sends a data selection signal (this is one type of control information) at the window overlap portion to instruct which window data should be selected and displayed.

描画演算は表示画面データの変更を行なうものであり、
これが各表示読出サイクルの間にインクリーブされると
、CRTでの表示に支障なくかつタイミング的に格別遅
れることなく、表示画面データの変更を行なうことがで
きる。また第2図では表示読出し期間と描画演算期間は
同じ時間長として示したが、これは前者を短く後者を長
くなど適当に変更される。更に必ずしも描画サイクルと
表示すイクルは交互でなくとも、排他的なら、表示、又
は描画が連続しても良い。
Drawing operations change the display screen data,
If this is incremented during each display readout cycle, the display screen data can be changed without interfering with the display on the CRT and without any particular timing delay. Further, in FIG. 2, the display readout period and the drawing calculation period are shown as having the same time length, but this may be changed as appropriate, such as making the former shorter and the latter longer. Furthermore, the drawing cycles and the display cycles do not necessarily have to be alternate, but as long as they are exclusive, the display or drawing may be continuous.

また、説明上、表示制御装置はアドレスバスとデータバ
スに分離して説明したがアドレス/データが、時分割で
同じ端子から表示メモリへ出力されていても同じ効果と
なる。
Further, for the sake of explanation, the display control device has been explained separately into an address bus and a data bus, but the same effect can be obtained even if addresses/data are outputted to the display memory from the same terminal in a time-sharing manner.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明では表示読出し期間中に表示
制御装置はその空いているデータバスを利用して各種制
御情報を出力するようにしたので、制御情報出力に充分
な時間が得られ、またブランキング期間中にこれを出力
する方式のように制御情報を記憶する装置を必要とせず
、外付は回路の減少、コストダウン、省スペースを図る
ことができる。
As explained above, in the present invention, the display control device outputs various control information using the vacant data bus during the display readout period, so that sufficient time is obtained for outputting the control information, and Unlike the system that outputs control information during the blanking period, there is no need for a device to store control information, and external attachment can reduce the number of circuits, reduce costs, and save space.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すブロック図、第2図は動
作説明用のタイムチャー1−である。 図面で10は表示メモリ、12は表示制御装置、16は
表示メモリのデータバス、18は表示制御装置のデータ
バス、20はバッファ、22はラッチ、24は制御情報
出力バスである。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a time chart 1 for explaining the operation. In the drawing, 10 is a display memory, 12 is a display control device, 16 is a data bus of the display memory, 18 is a data bus of the display control device, 20 is a buffer, 22 is a latch, and 24 is a control information output bus.

Claims (1)

【特許請求の範囲】 CRTディスプレイの画像データを格納する表示メモリ
および、該メモリの読出し書込み及び制御情報出力を行
なう表示制御装置を備える表示システムの表示制御方式
において、 表示メモリのデータバスと表示制御装置のデータバスと
はバッファを介して接続し、また表示制御装置のデータ
バスへラッチを介して制御情報出力バスを接続し、 排他的に繰り返される表示読出サイクルと描画演算サイ
クルの該表示読出サイクルの期間中に表示制御装置は、
空いている表示制御装置のデータバスを通して表示制御
情報を出力し前記ラッチにラッチさせることを特徴とす
る表示制御方式。
[Scope of Claims] A display control method for a display system including a display memory that stores image data of a CRT display, and a display control device that reads and writes data from the memory and outputs control information, comprising: a data bus of the display memory and display control. A control information output bus is connected to the data bus of the device via a buffer, and a control information output bus is connected to the data bus of the display control device via a latch, and the display read cycle of the display read cycle and the drawing calculation cycle that are exclusively repeated. During the period, the display control device
A display control method characterized by outputting display control information through a data bus of a vacant display control device and causing the latch to latch the display control information.
JP60245087A 1985-10-31 1985-10-31 Display control system Pending JPS62105189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60245087A JPS62105189A (en) 1985-10-31 1985-10-31 Display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60245087A JPS62105189A (en) 1985-10-31 1985-10-31 Display control system

Publications (1)

Publication Number Publication Date
JPS62105189A true JPS62105189A (en) 1987-05-15

Family

ID=17128411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60245087A Pending JPS62105189A (en) 1985-10-31 1985-10-31 Display control system

Country Status (1)

Country Link
JP (1) JPS62105189A (en)

Similar Documents

Publication Publication Date Title
KR900006288B1 (en) Controller for display
JPS6061794A (en) Personal computer
JPH0426273B2 (en)
GB2214038A (en) Image display system
JPS6016634B2 (en) Graphic generation method in display devices
JPS62105189A (en) Display control system
JPH0131197B2 (en)
JPH08202310A (en) Screen driving circuit
JP2891429B2 (en) Liquid crystal display controller
JP3694622B2 (en) Generating image display data
JPH0131196B2 (en)
JPS592076A (en) Image display
JP2641932B2 (en) Frame memory access method
JPS6159391A (en) Stil picture moving circuit
JPH0558199B2 (en)
JP3226939B2 (en) Image display device
JPS6146978A (en) Crt display unit
JPS6132136A (en) Picture display device
JPS63285591A (en) Image display device
JPS60209785A (en) Screen shifter for display unit
JPS61141484A (en) Image display unit
JPS6078481A (en) Character display
JPS6090387A (en) Writing/reading controller for graphic memory
JPH0251198B2 (en)
JPH0415689A (en) Image display circuit