JPS62104362A

JPS62104362A - カラ−原稿読取装置

Info

Publication number: JPS62104362A
Application number: JP60242968A
Authority: JP
Inventors: Takahiro Asai; 隆宏浅井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-10-31
Filing date: 1985-10-31
Publication date: 1987-05-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、カラー原稿読取装置に関する。

［従来技術］一般に、原稿読取装置においては、読取原稿を照明し、
所定の読取線からの反射光を光学系によってラインイメ
ージセンサに導くとともに結像し、このラインイメージ
センサによって画像を所定サイズの画素に分解するとと
もに、それぞれの画素を光電変換して画信号を形成して
いる。

また、カラー原稿の画像をその色情報を含めた状態で読
み取るカラー原稿読取装置では、光学系の一部に光を３
原色に分解するカラーフィルタを設け、それぞれの原色
の色成分に対応した画信号を形成している。

このカラー原稿読取装置としては、例えば１本出願人に
よる実開昭５９−１６６５５６号のものがある。

このものでは、ストライブ状の複数の色分解フィルタを
ラインイメージセンサの前で往復駆動させて、読み取る
色成分を切り換えるものであり、小型で軽量なカラー原
稿読取装置を実現している。

しかしながら、この従来装置では、フィルタを往復運動
させるとき、上方向に移動したときと下方向に移動した
ときとで、ラインイメージセンサに入射される光束を透
過する色分解フィルタの順序が異なるため次のような不
都合を生じていた。

すなわち、かかるカラー原稿読取装置から出力される画
信ゼを入力するホスト装置側では、入力した両信号の色
順序を所定の順序例えば赤、緑、青の順に改めて整列す
る必要があるために、画信号の入力処理が複雑になる。

また、このようなホスト装置の負担を軽減するために、
フィルタを上方向あるいは下方向のいずれか一方に移動
したときのみ画信号を出力するようにした場合には１画
像の読取速度が１７２になり、処理速度が低下するとい
う不都合を生じる。

［目的］本発明は、上述した従来技術の不都合を解決するために
なされたものであり、ホスト装置の負担が少なく、かつ
、読取速度が速いカラー原稿読取装置を提供することを
目的としている。

［構成］本発明は、この目的を達成するために、フィルタの切り
換えに同期して作動されるラインイメージセンサから出
力される画信号を、所定の色順序に整列する信号整列手
段を備えている。

以下、添付図面を参照しながら本発明の実施例を詳細に
説明する。

第１図は、本発明の一実施例にかかるカラー原稿読取装
置の光学系を示している。

図において、コンタクトガラス１に載置された原稿２は
、白色の蛍光灯Ｌ％ｌによって照明され、その読取線Ｒ
Ｌに位置する画像からの反射光は、蛍光灯ＬＷを収納す
るケースＣ８に形成されているスリットＳＬを通過し、
鏡３に反射されてレンズ４に導かれ、このレンズ４によ
って集束された光束は、フィルタ１０を介してラインイ
メージセンサ５に結像される。

レンズ４およびラインイメージセンサ５を一体的に取り
付けるためのレンズブロック１１は、レンズ４を取り付
けるためのレンズ取付部１１ａが第２図に示したように
、Ｖ字状の溝に形成されており、レンズ４を収納してい
るレンズホルダ１３が、このレンズ取付部１１ａに中間
材１４を介し、ベルト１５によって固定されている。ま
た、板バネ１６，１７，１８，１９を取り付けるための
ブラケット２０．２１が、レンズ取付部１１ａ側の側面
に固定されている。

フィルタ１０の上端面には、取付部材２２が固設されて
おり、この取付部材２２の両端部には板バネ１６゜１８
の他端が固定されている。またフィルタ１０の下端面は
、このフィルタ１０を上下方向に往復駆動するためのり
ニアモータ２３の構成要素である可動コイル２３ａを巻
回したボビン２３ｂの上端部２３ｂａに取り付けられて
おり、このボビン２３ｂの下端部２３ｂｂには板バネ１
７．１９の他端が固定されている。

これにより、フィルタ１０はリニアモータ２３のボビン
２３ｂに一体的に取り付けられた状態で、板バネ１６，
１７，１８，１９によって支持され、ブラケット２０゜
２１を介してレンズブロック１１に取り付けられている
。また、対向する板バネ１６と１７および１８と１９に
より、その移動する方向がリニアモータ２３の作動方向
に規制されている。これらの板バネ１６，１７，１８゜
１９はその寸法およびバネ係数が等しくされているので
、リニアモータ２３が作動してボビン２３ｂが変位する
と、その変位に対応しておのおのが等しい変位量だけ変
形しそれによって、フィルタ１０が傾くことが防止され
る。

フィルタ１０の構成を第３図に示す。このフィルタ１０
は、遮光物質からなる枠体１０ａに１画像光の赤色成分
を透過する赤色フィルタ１０ｒ、画像光の緑色成分を透
過する緑色フィルタ１０ｇおよび画像光の青色成分を透
過する青色フィルタ１０ｂを嵌入して形成されている。

また、赤色フィルタ１０ｒと緑色フィルタＬｏｇとの間
隔、緑色フィルタ１０ｇと青色フィルタ１０ｂとの間隔
、赤色フィルタ１０ｒから外側の部分、および、緑色フ
ィルタｌｏｇから外側の部分は、それぞれラインイメー
ジセンサ５に入射される光束を一旦完全に遮断できるよ
うに、その寸法が設定されているにれにより、例えばフィルタ１０を下に駆動したとき、光
束が通過するものが緑色フィルタＬｏｇから赤色フィル
タ１０ｒに切り替るときに、その中間で光束が完全に遮
断されるので、隣接するフィルタを通過した光束が同時
にラインイメージセンサ５に入射されることがなく、シ
たがって、混色を生じることがない。

また、この実施例では、リニアモータ２３を駆動しない
状態では緑色フィルタＬｏｇが選択されるようにしてい
る。これは、このカラー原稿読取装置にモノクロ読み取
りさせるときに、ドロップアウトカラーとして緑色を設
定しているからである。

また、青色フィルタ１０ｂを選択した状態から赤色フィ
ルタ１０ｒを選択した状態にまで、板バネ１６゜１８が
自由に動けるように、レンズブロック１１には板バネ１
６．１８が通過する孔１１ｃ、ｌｉｄが穿設されている
。

第４図は、ラインイメージセンサ５の信号処理系の一例
を示している。この例では、赤、緑、青の各色成分の画
信号を同時に並列に出力している。

図において、ＣＰＯ３０は、第５図（ａ）に示したよう
に、フィルタ１０の往復運動の１周期に相当する周期で
、デユーティが１／２の矩形波信号ｓｐを、駆動信号と
して波形変換部３１に出力する。

波形変換部３１は、矩形波信号ｓｐを、例えば正弦波や
三角波等のりニアモータ２３を駆動するための波形に変
換するものであり、その出力信号によってリニアモータ
２３が上下方向に往復運動される。

したがって、矩形波信号ＳＰが立ち上がっている期間で
は、ラインイメージセンサ５に入射される光束を透過す
るフィルタ１０が、赤フィルタ１０ｒ。

緑フィルタ１０ｇ、青フィルタ１０ｂの順に切り換り。

矩形波信号ＳＰが立ち下がっている期間では、ラインイ
メージセンサ５に入射されている光束を透過するフィル
タ１０が青フィルタｌＯｂ、緑フィルタ１０ｇ。

赤フィルタ１０ｒの順に切り換る。

なお、第５図（ａ）でＲ，Ｇ、Ｂとあられした期間は、
それぞれフィルタ１０の赤フィルタ１０ｒ、緑フィルタ
Ｌｏｇ、青フィルタ１０ｂがラインイメージセンサ５に
入射される光束を透過している期間である。

ＣＰＬＩ３０は、このフィルタ１０の切り換りに対応し
たラインイメージセンサ５の画信号の蓄積期間の終了（
すなわち次の色成分に対する画信号の蓄積期間の開始）
に同期して起動信号ＳＴを出力し、ラインイメージセン
サ５を駆動するセンサ駆動部３２を作動させる。これに
より、センサ駆動部３２からは、起動信号ＳＴのタイミ
ングに同期して、シフトゲートに蓄積した信号を転送す
るための転送パルスＴＲが出力され、続いてシフトゲー
トから信号を出力させるためのシフトパルスＳＨが出力
され、これによって、ラインイメージセンサ５からは、
そのときに読み取った色成分の画信号ＰＡが出力される
。

この画信号ＰＡは、アンプ３３を介してホワイトバラン
ス回路３４（後述）に入力されて、所定の白レベルから
の相対値に対応したレベルに変換されるとともに、所定
ビット数のデジタル両信号ＤＰに変換されて、例えばデ
ータ入力ポートとデータ出力ボートが分離されているデ
ュアルポートのメモリ装置からなるラインバッファ３５
〜４０の入力端ＤＩに加えられている。

このように、ラインイメージセンサ５においては１画信
号の蓄積期間よりも画信号の読出期間が、−回の蓄積期
間だけ、すなわち、フィルタ１０の駆動の１／６周期だ
け遅れているので、デジタル画信号ＤＰは、第５図（ｂ
）に示したように、フィルタ１０の駆動の１／６周期だ
け遅れて出力される。なお、同図でＲ，Ｇ、Ｂとあられ
した期間は、赤フィルタ１０ｒ。

緑フィルタ１０ｇ、青フィルタ１０ｂをそれぞれ介して
入射された光束に対応した赤色成分、緑色成分。

青色成分のデジタル画信号ＤＰが出力されている期間を
示している。

ＣＰＵ３０は、読出信号ＲＤＩ−ＲＤ６および書込信号
ＶＴＩ−ｖＴ６を適宜なタイミングで出力して、このラ
インバッファ３５〜４０の入出力タイミングを適宜に制
御している。

すなわち、第５図（ｃ）−（ｎ）に示したように、ライ
ン１の赤色成分（これを以下ラインＩＲという；Ｇ、Ｂ
についても同様）のデジタル画信号ＤＰの出力タイミン
グに同期して書込信号ＶＴＩを出力し、ラインＩＲをラ
インバッファ３５に記憶させ、ラインＩＧの出力タイミ
ングに同期して書込信号ＶＴ２を出力し、ラインＩＧを
ラインバッファ３６に記憶させ、ラインＩＢの出力タイ
ミングに同期して書込信号ＶＲ３を出力し、ラインＩＢ
をラインバッファ３７に記憶させる。

次のライン２では、ライン２Ｂ、２Ｇ、２Ｒの順にデジ
タル画信号ＤＰが出力されるので、ＣＰＵ３０は、ライ
ン２Ｂの出力タイミングに同期して書込信号ＶＴ４を出
力し、ライン２Ｂをラインバッファ３８に記憶させ、ラ
イン２Ｇの出力タイミングに同期して書込信号ＷＴ５を
出力し、ライン２Ｇをラインバッファ３９に記憶させ、
ライン２Ｒの出力タイミングに同期して書込信号１１Ｔ
６を出力し、ライン２Ｒをラインバッファ４０に記憶さ
せる。

このような、デジタル画信号ＤＰのラインバッフ、ア３
５−４０への記憶処理に平行して、　ＣＰＵ３０はライ
ンバッファ３５〜４０からのデジタル画信号ＤＰの続出
処理を実行する。

この続出処理では、ライン１の各色のデジタル画信号Ｄ
Ｐをラインバッファ３５，３６．３７へ記憶終了した時
点、すなわち、ライン２のデジタル画信号ＤＰの出力が
開始される時点から、　ＣＰＵ３０はデジタル画信号Ｄ
Ｐの出力速度に同期して読出信号ＲＤＩ〜ＲＤ３を出力
し、ラインバッファ３５，３６．３７からそれぞれライ
ンｌの赤色成分、緑色成分、青色成分に対応したデジタ
ル画信号ＤＰｒ、ＤＰｇ、ＤＰｂを読み出して次段装置
へ出力する。

このようにして、ライン２のデジタル画信号ＤＰをライ
ンバッファ３８，３９．４０に書き込んでいるときに、
ラインバッファ３５，３６．３７からライン１のデジタ
ル画信号ＤＰを出力している。

同様に、ライン２のデジタル画信号ＤＰは、ライン３の
デジタル画信号ＤＰをラインバッファ３５，３６゜３７
に記憶開始する時点から、　ＣＰＵ３０によってライン
バッファ３８，３９．４０から読み出され、デジタル画
信号ＤＰｒ、ＤＰｇ、ＤＰｂとして出力される。

以降は上述と同様にして、フィルタ１０が上昇してＲ，
Ｇ、Ｂの順に色が切り換ったときは、そのときに読み取
られた画信号ＰＡすなわち奇数ラインの画信号Ｐムに対
応したデジタル画信号ＤＰがラインバッファ３５，３６
．３７に記憶されるとともにその１ライン前のデジタル
画信号ＤＰｒ　、口Ｐｇ、ＤＰｂがラインバッファ３８
，３９．４０から読み出され、フィルタ１０が下降して
Ｂ、Ｇ、Ｈの順に色が切り換ったときは、そのときに読
み取られた画信号ＰＡすなわち偶数ラインの画信号ＰＡ
に対応したデジタル画信号ＤＰがラインバッファ３８，
３９．４０に記憶されるとともにその１ライン前のデジ
タル画信号ＤＰｒ、ＤＰｇ、ＤＰｂがラインバッファ３
５，３６．３７から読み出される。

ところで、いずれかの書込信号＋１ＴＩ〜ＶＴ６を一同
出力すると、そのときにラインバッファ３５〜４０の入
力端に加えられているデジタル画信号ＤＰが、その書込
信号ＷＴＩ−リＴ６に対応したラインバッファ３５〜４
０に記憶される。また、いずれかの読出信号ＲＤＩ〜Ｒ
Ｄ６を一回出力すると、対応するラインバッファ３５−
４０より、最も早い時点で記憶されているデジタル画信
号ＤＰが出力される。

したがって、上述したデジタル画信号ＤＰのラインバッ
ファ３５〜４０への記憶処理では、ラインイメージセン
サ５から出力される画信号ＰＡのタイミングに同期して
、書込信号ＶＴＩ−ＶＴ６のいずれかが一回出力され、
対応するラインバッファ３５〜４０へ１個のデジタル画
信号ＤＰが記憶される。

また、ラインバッファ３５〜４０に記憶したデータの読
出処理では、あらかじめ設定されている転送速度に応じ
たタイミングで読出信号ＲＤＩ−ＲＤ６が一回出力され
て、デジタル画信号ＤＰｒ　、　ＤＰｇ　、　ＤＰｂが
１個出力される。したがって、１ライン分のデジタル画
信号ＤＰｒ、ＤＰｇ、ＤＰｂを読み出すさいに要する時
間は、１ライン分のデジタル画信号ＤＰの発生時間、す
なわち、ラインイメージセンサ５から３回分の画信号Ｐ
Ａが読み出されるさいに要する時間よりも小さくともよ
い。

なお、書込信号ｗ丁１〜ＩＩＴ６および読出信号ＲＤＩ
〜ＲＤ６は、極く短い時間で繰り返し多数出力されるの
で。

図面上ではその出力の期間連続した信号としてあられし
ている。

次に、ホワイトバランス回路３４について説明する。

このホワイトバランス回路３４は、赤フィルタ１０ｒ、
緑フィルタＬｏｇおよび青フィルタ１０ｂの透過率の差
を補正する機能と、ラインイメージセンサ５の各受光素
子の特性を補正するいわゆるシェーディング補正機能を
備え、それらの補正を施した状態でアナログ信号である
画信号ＰＡを所定ビット数のデジタル画信号ＤＰに変換
している。

各フィルタの透過率を補正するためには、例えば第６図
に示したように、まず、ラインイメージセンサ５の走査
の開始端側で原稿２が位置しない外側のコンタクトガラ
ス１に、幅ＨＬの基準白色部１ａを形成し、この基準白
色部１ａの画像と最大幅の原稿２の画像が、ラインイメ
ージセンサ５の受光面に結像されるようにレンズ４を設
定しておく、シたがって、ラインイメージセンサ５には
、走査開始端から長さＬｌの部分には常に基準白色部１
ａの画像が入射され、その他の長さＬｌの部分には原稿
２の画像が入射される。

このときにラインイメージセンサ５から出力される画信
号ＰＡをＩｔ察すると１例えば第７図（ａ）に示したよ
うに、走査を開始した時点から基準白色部１ａの部分の
画像に対応する時点までの期間では、そのときにライン
イメージセンサ５に作用しているフィルタ１０の透過率
に対応した最大レベルになり、その他の原稿２に対応し
た期間ではその読取線上の画像に対応したレベルになる
。

そこで、そのときの画信号ＰＡの最大レベルによって、
原稿画像に対応した画信号ＰＡのレベルを正規化するこ
とにより、フィルタ１０の透過率の影響を除去すること
ができる。

また、シェーディング補正は、次のようにして行なうこ
とができる。すなわち、まず、実際に原稿画像を読み取
る前に所定位置に形成されている基準の白画像を読み取
り、そのときにラインイメージセンサ５の各ビットから
得られた画信号ＰＡのレベルを基準の白波形レベルとし
て記憶しておく。

そして、原稿画像を読み取るときには、その記憶してお
いた白波形レベルによって各ビットの出力を正規化する
。

このようなホワイトバランス回路３４の一例を第８図に
示す。

アンプ３３を介して出力される画信号ＰＡは、スイッチ
３４ａにより切り換えられて、ピークホールド回路３４
ｂ、あるいは、ピークホールド回路３４ｃおよびアナロ
グ／デジタル変換器３４ｄ側のいずれかに加えられる。

ピークホールド回路３４ｂは、走査開始から最初の部分
Ｌ１の画信号ＰＡの最大値を保持するものであり、その
出力Ｐ１は乗算器３４ｅの一入力端に加えられている。

ピークホールド回路３４ｃは、部分Ｌ１以降の部分Ｌ２
の画信号ＰＡを保持するものであり、その出力Ｐ２はス
イッチ３４ｆの一入力端およびデジタルｌアナログ変換
器３４ｇのレファレンスレベル入力端Ｒｆに加えられて
いる。

アナログ／デジタル変換器３４ｄの出力は、デジタル画
信号ＤＰとして次段回路に出力されるとともに、上述し
たシェーディング補正の基準白波形レベルを記憶する白
波形メモリ３４ｈに加えられている。

白波形メモリ３４ｈの出力はデジタルｌアナログ変換＠
３４ｇによって対応するアナログ信号に変換されたのち
に、乗算器３４ｅの値入力端に加えられる。

この乗算器３４ｅの出力は、スイッチ３４ｆの値入力端
に加えられている。

タイミング制御部３４ｉは、スイッチ３４ａ　、　３４
ｆの切り換えおよび白波形メモリ３４ｈの入出力等を制
御するものであり、ＣＰＯ３０からの指令によって作動
する。

以上の構成で、まず、実際の原稿画像を読み取る前で、
ラインイメージセンサ５が基準の白画像を読み取ってい
るとき、タイミング制御部３４１は、スイッチ３４ａを
ピークホルト回路３４ｃおよびアナログｌデジタル変換
器３４ｄ側に、スイッチ３４ｆをピークホールド回路３
４ｆ側にそれぞれ切り換えた状態で、画信号ＰＡを入力
する。

これにより、ピークホールド回路３４ｃの出力Ｐ１をレ
ファレンスレベルとして１画信号ＰＡがアナログ／デジ
タル変換器３４ｄによって対応するデジタル画信号ＤＰ
に変換される。

このとき、最初の部分Ｌ１の画像は読取原稿の画像に含
まれないため、その部分に対応したデジタル画信号ＤＰ
を無視して、それ以降の部分Ｌ２の画像に対応したデジ
タル画信号ＤＰを白波形メモリ３４ｈに記憶させるため
、部分Ｌ２の開始タイミングに同期して、タイミング制
御部３４ｉは白波形メモリ３４ｈに書込信号を出力する
。

このようにして、実際の原稿画像の読み取りに先立って
、シェーディング補正のための基準信号を白波形メモリ
３４ｈに記憶させる。

実際に原稿画像を読み取るときには、タイミング制御部
３４ｉは、スイッチ３４ｆを乗算器３４ａ側に切り換え
ておく。

次に、実際の原稿画像を読み取るとき、−回のラインイ
メージセンサ５の読取動作に同期して、以下の動作が繰
り返される。

すなわち、タイミング制御部３４ｉは１部分Ｌ１の画信
号ＰＡが出力されているタイミングに同期してスイッチ
３４ａをピークホールド回路３４ｂ側に切り換え、それ
によって、部分Ｌ１における画信号ＰＡのピークをピー
クホールド回路３４ｂに保持させる。

部分Ｌ１を終了すると、スイッチ３４ａをピークホール
ド回路３４ｃおよびアナログ／デジタル変換器３４ｄ側
に切り換えるとともに、ラインイメージセンサ５のシフ
ト動作に同期して、白波形メモリ３４ｈからデータを読
み出す。

これにより、アナログ／デジタル変換器３４ｄに加えら
れている画信号ＰＡと同じビット位置の白波形メモリ３
４ｈのデータが、デジタル／アナログ変換器３４ｇによ
ってピークホールド回路３４ｃの出力をレファレンスレ
ベルとしてシェーディング補正のための基準レベルが形
成され、その基準レベルとピークホールド回路３４ｂが
出力している部分Ｌ１のピークレベルとが乗算器３４ｅ
で乗算されて、その乗算結果がアナログ／デジタル変換
器３４ｄにレファレンスレベルとして加えられる。

その結果、画信号ＰＡは、シェーディング補正されると
ともに、そのときのフィルタ１０の透過率に対応して正
規化されてデジタル画信号ＤＰとして出力される。

なお、この例では画信号ＰＡをデジタル画信号ＤＰに変
換するアナログｌデジタル変換器３４ｄのレファレンス
レベルとしてピークホールド回路３４ｂの出力とシェー
ディング補正の基準レベルの乗算値を与えているが、ア
ナログ／デジタル変換器３４ｄの前段に可変利得増幅器
を設け、ピークホールド回路３４ｂの出力に対応したゲ
インに画信号ＰＡを増幅したのちに、アナログ／デジタ
ル変換器３４ｄにより、シェーディング補正の基準レベ
ルをレファレンスレベルとしてデジタル画信号ＤＰへの
変換を行なうようにしてもよい。

第９図は、ラインイメージセンサ５の信号処理系の他の
例を示している。なお、同図において第４図と同一部分
および相当する部分には同一符号を付してその説明を省
略する。

この例では、ラインバッファ３５〜４０の出力を１つに
接続して、出力デジタル画信号ＤＰｏとして出力してい
る。したがって、この装置は、第４図に示したものに較
べてデジタル画信号ＤＰの出力段の構成が簡単になる。

また、　ＣＰＵ３０の処理においては、第１０図（ａ）
−（ｏ）に示したように、ラインバッファ３５〜４０へ
のデジタル画信号ＤＰの記憶処理は第４図の装置と同様
になされ、ラインバッファ３５〜４０からの読出処理は
、Ｒ，Ｇ、Ｂを１ライン分の期間で出力できるようなタ
イミングでなされる。

第１１図は、ラインイメージセンサ５の信号処理系のさ
らに他の例を示している。なお、同図において第４図ま
たは第９図と同一部分および相当する部分には同一符号
を付してその説明を省略する。

この例では、デジタル画信号ＤＰを切り換えるスイッチ
４１と、デジモル画信号叶を直接出力するための迂回路
となるバイパスラインＬＯＰを設け、デジタル画信号Ｄ
Ｐの出力タイミングの組合せを工夫することによって、
必要となるラインバッファの数を３つの減少させている
。

すなわち、３つのラインバッファ３５，３６．３７への
デジタル画信号ＤＰの入力と、バイパスラインＬＢＰへ
のデジタル画信号ＤＰの送出をスイッチ４１によって切
り換え、ラインバッファ３５，３６，３７の出力とバイ
パスラインＬＢＰの出力とを１つに接続する。

そして、ＣＰＵ３０は、第１２図（ａ）−（ｊ）に示し
たタイミングで、ラインバッファ３５，３６，３７に書
込信号ｗＴ１〜ＷＴ３および読出信号ＲＤＩ〜ＲＤ３を
出力するとともに、スイッチ４１をバイパスラインＬＯ
Ｐ側に切り換える信号ＳＬを出力する。

すなわち、まず、ラインＩＲ，ＩＧをそれぞれラインバ
ッファ３５．３６に記憶し、ラインＩＢをランバッファ
３７に記憶するとき同時にラインバッファ３５からライ
ンＩＲのデータの読み出しを開始する。

ラインＩＢの記憶とラインバッファ３５からの読み出し
を終了すると、ライン２Ｂをラインバッファ３５に記憶
するとともにラインバッファ３６からラインＩＧのデー
タの読み出しを開始する。

ライン２Ｂの記憶とラインバッファ３６からの読み出し
を終了すると、ライン２Ｇをラインバッファ３６に記憶
するとともにラインバッファ３７からラインＩＢのデー
タの読み出しを開始する。

ライン２Ｇの記憶とラインバッファ３７からの読み出し
を終了すると、スイッチ４１をバイパスラインＬＢＰ側
に切り換えて、ライン２Ｒを直接出力する。

ライン２Ｒの出力を終了すると、スイッチ４１をライン
バッファ３５，３６．３７側に切り換え、ライン３Ｒを
ラインバッファ３７に記憶するとともにラインバッファ
３６からライン２Ｇのデータの読み出しを開始する。

ライン３Ｒの記憶とラインバッファ３６からの読み出し
を終了すると、ライン３Ｇをラインバッファ３６に記憶
するとともにラインバッファ３５からライン２Ｂのデー
タの読み出しを開始する。

ライン３Ｇの記憶とラインバッファ３５からの読み出し
を終了すると、ライン３Ｂをラインバッファ３５に記憶
するとともにラインバッファ３７からライン３Ｒのデー
タの読み出しを開始する。

ライン３Ｂの記憶とラインバッファ３７からの読み出し
を終了すると、ライン４Ｂをラインバッファ３７に記憶
するとともにラインバッファ３６からライン３Ｇのデー
タの読み出しを開始する６ライン４Ｂの記憶とラインバッファ３６からの読み出し
を終了すると、ライン４Ｇをラインバッファ３６に記憶
するとともにラインバッファ３５からライン３Ｂのデー
タの読み出しを開始する。

ライン４Ｇの記憶とラインバッファ３５からの読み出し
を終了すると、スイッチ４１をバイパスラインＬＢＰ側
に切り換えてライン４Ｒを直接出力する。

ライン４Ｒの出力を終了すると、スイッチ４１をライン
バッファ３５，３６．３７偏に切り換え、ライン５Ｒを
ラインバッファ３５に記憶するとともにラインバッファ
３６からライン４Ｇのデータの読み出しを開始する。

ライン５Ｒの記憶とラインバッファ３６からの読み出し
を終了すると、ライン５Ｇをラインバッファ３６に記憶
するとともにラインバッファ３７からライン４Ｂのデー
タの読み出しを開始する。

このようにして、ライン１−４までのデータの入カバタ
ーンと出カバターンを順次繰り返すことで。

３つのラインバッファであっても、デジタル画信号ＤＰ
を適切に整列させることができる。

第１３図は、ラインイメージセンサ５の信号処理系のさ
らに他の例を示している。なお、同図において第４図、
第９図および第１１図と同一部分および相当する部分に
は同一符号を付してその説明を省略する。

この例では、２つのラインバッファ３５．３６によるデ
ジタル画信号ＤＰの整列処理を可能にしている。

図において、ホワイトバランス回路３４から出力される
デジタル画信号ＯＰは、ラインバッファ３５゜３６のデ
ータ入力端に加えられるとともに、ＣＰＵ３０から出力
される信号Ｓ１によってオンするスイッチ４２に加えら
れている。

ラインバッファ３５の出力は、出力切換回路４３のスイ
ッチ４３ａの常閉接点に加えられ、ラインバッファ３６
の出力は出力切換回路４３を介して直接出力され、スイ
ッチ４２の出力端に接続されているバイパスラインＬＢ
Ｐは、出力切換回路４３のスイッチ４３ｂの常閉接点に
加えられている。

出力切換回路４３のスイッチ４３ａとスイッチ４３ｂと
は連動しており、スイッチ４３ａ、４３ｂの常閉接点と
常開接点とはクロスして接続されている。したがって、
ＣＰＵ３０が信号Ｓ２を出力してスイッチ４３ａ、４３
ｂを常開接点側に切り換えると、ラインバッファ３５の
出力がスイッチ４３ｂから、バイパスラインＬＢＰの出
力がスイッチ４３ａからそれぞれ出力される。

そしてＣＰＵ３Ｑは、第１４＠（ａ）−（ｈ）に示した
タイミングで、ラインバッファ３５，３６に書込信号ｖ
ＴＩ、ＩＩＴ２および読出信号ＲＤ１．ＲＤ２を出力す
るとともに、スイッチ４２に信号Ｓ１を、出力切換回路
４３に信号Ｓ２を出力する。

すなわち、まず、ラインＩＲ，ＩＧをそれぞれラインバ
ッファ３５　、３６に記憶し、ラインＩＢが出力される
タイミングでスイッチ４２をオンするとともにラインバ
ッファ３５．３６からのデータの読み出しを開始する。

したがって、出力切換回路４３のスイッチ４３ａの出力
端、中央の出力端およびスイッチ４３ｂの出力端からは
、それぞれラインＩＲ，ＩＧ、ＩＢのデジタル画信号Ｄ
Ｐｒ、ＤＰｇ、ＤＰｂが出力される。

ライン１の出力が終了すると、スイッチ４２をオフにし
た状態でライン２Ｂ　、　２Ｇをそれぞれラインバッフ
ァ３５，３６に記憶する。

そして、ライン２Ｒが出力されるタイミングでスイッチ
４２をオンすると同時に出力切換回路４３を切り換え、
それとともに、ラインバッファ３５．３６からのデータ
の読み出しを開始する。

したがって、このときにラインバッファ３５から出力さ
れるライン２Ｂのデジタル画信号ＤＰｒは出力切換回路
４３のスイッチ４３ｂの出力端から出力され。

ラインバッファ３６から出力されるライン２Ｇのデジタ
ル画信号ＤＰｇは出力切換回路４３の中央の出力端から
出力され、バイパスラインＬＢＰを介して出力されるラ
イン２Ｒのデジタル画信号ＤＰｒは出力切換回路４３の
スイッチ４３ａの出力端から出力される。

このようにして、常に、出力切換回路４３のスイッチ４
３ａの出力端からはデジタル画信号ＤＰｒが、中央の出
力端からはデジタル画信号ＤＰｇが、スイッチ４３ｂの
出力端からはデジタル画信号ＤＰｂがそれぞれ出力され
るので、次段装置でデジタル画信号を整列する必要がな
い。

第１５図は、ラインイメージセンサ５の信号処理系のさ
らに他の例を示している。なお、同図において第４図と
同一部分および相当する部分には同一符号を付してその
説明を省略する。

この例では、ラインバッファとして２ライン分の容量を
有しているＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　
Ｏｕｔ；先入れ先出し）ラインバッファ５１，５２．５
３を用いており、ホワイトバランス回路３４から出力さ
れるデジタル画信号ＤＰはＦＩＦＯラインバッファ５１
，５２．５３にそれぞれ加えられており、ＦＩＦＯライ
ンバッファ５１゜５２．５３の出力は、それぞれデジタ
ル画信号ＤＰｒ＊ＤＰｇ＊ＤＰｂとして次段装置に出力
される。

ＣＰＵ３０は、第１６図（ａ）〜（ｈ）に示したように
、書込信号ＶＴＩ−ｖＴ３　ト読出信号ＲＤＩ−Ｒ３ｔ
ｉ：　出力Ｌ　テ、ＦＩＦＯラインバッファ５１，５２
．５３へのデータの記憶と出力を制御する。

この場合には、各ラインのデジタル画信号ＤＰをそれぞ
れＦＩＦＯラインバッファ５１，５２．５３に記憶し、
その記憶したラインのデータを次のラインのデータを記
憶するときに出力する。

したがって、ＣＰＵ３０の制御が最も簡単になる。

なお、　ＦＩＦＯラインバッファ５１，５２．５３への
データの記憶とデータの読み出しとは、時分割的に処理
される。また、なお、ＦＩＦＯラインバッファ５１，５
２゜５３からのデータの読出速度は１次段装置のデータ
入力速度に依存する。

また、この例で、ＦＩＦＯラインバッファ５１，５２．
５３の出力を１つにまとめた場合の、ＦＩＦＯラインバ
ッファ５１，５２．５３からのデータの読み出しタイミ
ングの一例を第１６図（ｉ）〜（１）に示す。なお、こ
の態様でデータを読み出す場合には、ＦＩＦＯラインバ
ッファ５１．５２の容量を１ライン分にすることができ
る。

第１７図は、ラインイメージセンサ５の信号処理系の別
な例を示している。なお、同図において第４図と同一部
分および相当する部分には同一符号を付してその説明を
省略する。

この例では、画信号ＰＡをデジタル画信号ＤＰに変換し
ないで、アナログ信号のまま記憶して出力しており、ま
た、３色分の画信号を並列的に出力している。

ホワイトバランス回路３４Ａは、上述した例におけるホ
ワイトバランス回路３４の作用をなすとともにデジタル
信号に変換せずにアナログ信号のまま出力するものであ
り、その補正後の出力信号ＰＣは、例えばＣＣＤ（Ｃｈ
ａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）シフトレジ
スタ等からなるアナログラインバッファ６１〜６６に加
えられている。

書き込みクロック発生器６７は、信号ＰＣをアナログラ
インバッファ６１−６６に書き込むときのクロックＰｗ
を発生するものであり、そのクロックＰｗは、切換スイ
ッチ７１〜７６の一入力端に加えられており、読み出し
クロック発生器６８は、アナログラインバッファ６１〜
６６から画信号を読み出すときのクロックＰＲを発生す
るものであり、そのクロックＰＲは、切換スイッチ７１
〜７６の低入力端に加えられている。

切換スイッチ７１〜７６は１通常は中央位置のプルダウ
ン入力側に接続されているとともに、クロックＰｖある
いはクロックＰＲのいずれかを選択してアナログライン
バッファ６１〜６６のクロック入力端ＣＫに加えるもの
であり、ＣＰＵ３０によってその動作が制御される。

この場合、３色分の画信号を並列的に出力するので、第
４図に示した実施例と同様に、アナログラインバッファ
６１〜６６へ信号を記憶するさいに要する時間の３倍の
時間で次段装置に画信号を出力しているので、クロック
ＰＲはクロックＰｖの１／３の周波数に設定されている
。

アナログラインバッファ６１の出力は出力切換回路７７
のスイッチ７７ａの常閉接点に、アナログラインバッフ
ァ６１の出力は出力切換回路７７のスイッチ７７ｂの常
閉接点に、アナログラインバッフ７６３の出力は出力切
換回路７７のスイッチ７７ｃの常閉接点に、アナログラ
インバッファ６４の出力はスイッチ７７ａの常開接点に
、アナログラインバッフ７６５の出力はスイッチ７７ｂ
の常開接点に、アナログラインバッファ６６の出力はス
イッチ７７ｃの常開接点にそれぞれ加えられている。

ＣＰＵ３０は、スイッチ７１−７６にクロックＰｖを選
択させるときには、これらのスイッチ７１〜７６を制御
するための信号Ｓｌｌ〜Ｓ１６の内容を書き込みをあら
れすＷＴに、スイッチ７１〜７６にクロックＰＲを選択
させるときには、信号５ｌｌ−５１５の内容を読み出し
をあられすＲＤにそれぞれ設定する。

以上の構成で、ＣＰＬ１３０は、第１８図に示したよう
に、奇数番目のラインの信号ＰＣがホワイトバランス回
路３４Ａから出力されるときには、そのラインのＲ，Ｇ
、Ｂをアナログラインバッファ６１，６２．６３に記憶
させるためにスイッチ７１，７２．７３をクロック２ｗ
側に切り換える。

それとともに、そのラインの直前のラインの画信号ＰＣ
ｒ　＋　Ｐ　Ｃｇ　ｔ　Ｐ　Ｃｂをアナログラインバッ
フ７６４，６５゜６６から読み出すためにスイッチ７４
，７５．７６をクロックＰＲ側に切り換えると同時に、
出力切換回路７７の各スイッチ７７ａ、７７ｂ、７７ｃ
を常開接点側に信号Ｓ２０によって切り換える。

また、偶数番目のラインの信号ＰＣがホワイトバランス
回路３４Ａから出力されるときには、そのラインのＲ，
Ｇ、Ｂをアナログラインバッファ６４，６５．６６に記
憶させるためにスイッチ７４，７５．７６をクロックル
ｖ側に切り換える。

それとともに、そのラインの直前のラインの画信号ＰＣ
ｒ、ＰＣｇ、ＰＣｂをアナログラインバッフ７６１，６
２゜６３から読み出すためにスイッチ７１，７２．７３
をクロックＰＲ側に切り換えると同時に、出力切換回路
７７の各スイッチ７７ａ、７７ｂ、７７ｃを常閉接点側
に切り換える。

第１９図は、ラインイメージセンサ５の信号処理系のさ
らに別な例を示している。なお、同図において第１７＠
と同一部分あるいは相当する部分には同一符号を付して
その説明を省略する。

この例では、アナログラインバッファ６１−６６の出力
を１つにまとめている。したがって、この場合にはアナ
ログラインバッファ６１〜６６を駆動するクロックは、
クロック発生器７８が発生するクロツりＰＫの１種類で
よい。そして、このクロックＰＫは。

スイッチ８１−８６を介してアナログラインバッファ６
１〜６６のクロック入力端ＣＫに加えられている。また
、アナログラインバッファ６１〜６６の出力は、出力切
換回路８７によってそのいずれか一つが選択され、圧力
画信号ＰＡｏとして次段装置に出力される。

以上の構成で、ＣＰＵ３０は、第２０図に示したように
、アナログラインバッファ６１〜６６のうち、ホワイト
バランス回路３４Ａの出力を記憶するものと。

記憶した信号を出力するものには、おのおのに対応した
スイッチ８１−８６をオンしてクロックＰＫを与えると
ともに、画信号を出力するアナログラインバッファ６１
〜６６を出力切換回路８７によって選択する。

このようにして１画信号が各ラインＲ，Ｇ、Ｂの順に整
列された状態で、画信号ＰＡｏとして出力される。

なお、上述した実施例ではラインイメージセンサとして
ＣＣＤラインイメーセンサを用いた場合について説明し
ているが、ラインイメージセンサの種類はこれに限るこ
とはない。

また、フィルタを往復運動させるための駆動手段として
はりニアモータを用いているが、これに限ることはなく
、他の同様な装置を用いることができる。またさらに、
フィルタに形成している色分解用の各色フィルタの種類
、個数、および、配置順序は、上述したものに限ること
はない。さらに、画信号の整列の色順序は、上述したＲ
、Ｇ、Ｂの順序に限ることはなく、任意のものにするこ
とができる。

また、第４図、第９図、第１１図および第１３図に示し
た信号処理系においては、ラインバッファとしてデュア
ルポートのメモリを用いているが、当然のことながら、
通常のメモリ装置によってこれと同等の機能を実現する
ことができる。

［効果］以上説明したように、本発明によれば、フィルタの切り
換えに同期して作動されるラインイメージセンサから出
力される画信号を、所定の色順序に整列する信号整列手
段を備えているので、この画信号を入力するホスト装置
の負担が少なく、かつ、読取速度が速いカラー原稿読取
装置を実現できるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるカラー原稿読取装置
の光学系を示した構成図、第２図は読取ヘッド回りの構
成を示した正面図、第３図はフィルタの一例を示した正
面図、第４図はラインイメージセンサの信号処理系の一
例を示したブロック図、第５図（ａ）−（ｑ）は第４図
に示した装置の動作を説明するための波形図、第６図は
ホワイトバランスのための構成の一部を示した構成図、
第７図はラインイメージセンサの出力の一例を示した波
形図、第８図はホワイトバランス回路の一例を示したブ
ロック図、第９図はラインイメージセンサの信号処理系
の他の例を示したブロック図、第１０図（ａ）〜（、）
は第９図に示した装置の動作を説明するための波形図、
第１１図はラインイメージセンサの信号処理系のさらに
他の例を示したブロック図、第１２図（ａ）−（ｊ）は
第１１図に示した装置の動作を説明するための波形図、
第１３図はラインイメージセンサの信号処理系のさらに
他の例を示したブロック図、第１４図（ａ）−（ｈ）は
第１３図に示した装置の動作を説明するための波形図、
第１５図はラインイメージセンサの信号処理系のさらに
他の例を示したブロック図、第１６図（ａ）−（１）は
第１５図に示した装置の動作を説明するための波形図、
第１７図はラインイメージセンサの信号処理系の別の例
を示したブロック図、第１８図（ａ）−（１）は第１７
図に示した装置の動作を説明するための波形図、第１９
図はラインイメージセンサの信号処理系のさらに別の例
を示したブロック図、第２０図（ａ）−（ｉ）は第１９
図に示した装置の動作を説明するための波形図。４・・・レンズ、５・・・ラインイメージセンサ、１０
・・・フィルタ、１１・・・レンズブロック、２３・・
・リニアモータ、３０・・・ＣＰＵ　（中央処理装置）
、３１・・・波形変換部、３２・・・センサ駆動部、３
４　、３４Ａ・・・ホワイトバランス回路、３５〜４０
・・・ラインバッファ、４１．４２，４３ａ、４３ｂ、
７１−７６．７７ａ、７７ｂ、７７ｃ、８１−８６・＃
　Ｔスイッチ、４３，７７．８７・・・出力切換回路、
５１，５２，５３・・・ＦＩＦＯラインバッファ、６１
〜６６・・・アナログラインノベファ、６７・・・書き
込みクロック発生器、６８・・・読み出しクロック発生
器、７８・・・クロック発生器。第６図第７図第８図ベ　　　　め

Claims

【特許請求の範囲】

（１）原稿上の１ラインの画像を所定数の画素に分解し
て光電変換するラインイメージセンサと、読取線上に位
置する原稿の画像を上記ラインイメージセンサの受光面
に導く光学系と、所定の色成分を抽出する所定寸法のス
トライプ状の色分解フィルタを複数個、その長手方向が
上記ラインイメージセンサの受光面長手方向に沿うよう
にその短手方向に並べ、所定幅の遮光部を隔てて平板状
に構成したフィルタと、このフィルタを光軸と垂直な平
面上を往復移動させて光軸上に位置する上記色分解フィ
ルタを切り換える往復移動手段と、この往復移動手段の
動作に同期して上記ラインイメージセンサから画信号を
出力させるセンサ駆動手段と、上記ラインイメージセン
サの１ライン分の出力信号を記憶する少なくとも２つの
ラインバッファと、１ライン毎に、上記ラインバッファ
から記憶している画信号を読み出す画信号読出手段を備
えたことを特徴とするカラー原稿読取装置。
（２）特許請求の範囲第１項記載において、前記画信号
読出手段は、分解した複数の色成分の画信号を、１ライ
ン毎に並列に出力することを特徴とするカラー原稿読取
装置。
（３）特許請求の範囲第１項記載において、前記画信号
読出手段は、前記ラインイメージセンサに作用する前記
色分解フィルタの切換順序に対応した所定の色順序に従
って、画信号を整列して出力することを特徴とするカラ
ー原稿読取装置。