JPH0591261A

JPH0591261A - 画像読取装置

Info

Publication number: JPH0591261A
Application number: JP3251620A
Authority: JP
Inventors: Norihiro Yamamoto; 典弘山本; Osamu Takase; 修高瀬
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-09-30
Filing date: 1991-09-30
Publication date: 1993-04-09

Abstract

(57)【要約】【目的】高速、高精細な読取りが可能で、しかも、小
さなサイズの原稿を読取る時にさらに高速性を発揮させ
ることが可能な画像読取装置を提供する。【構成】原稿を照明する照明光源と、原稿からの反射
光を結像する結像手段と、その結像した反射光を光電変
換する２つの光電変換素子と、これら光電変換素子を駆
動する駆動手段と、光電変換素子の出力信号を信号処理
する信号処理手段１０とを備えた画像読取装置におい
て、光電変換素子のはじめに読出される画素に対応する
原稿位置が原稿領域の主走査方向のほぼ中央で、かつ、
それに続いて読出される画素に対応する原稿位置の方向
が互いに逆方向とし、原稿画像の中心部分から互いに逆
方向に並列に出力された２つのデータ列を前記原稿画像
の端のデータから順に並んだ１つの直列データ列として
出力する並替回路１３を信号処理手段１０内に設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤラインセンサを
用いた、特に高速、高精細読取りが可能な画像読取装置
に関する。

【０００２】

【従来の技術】近年、高速、高精細な読取りが可能なス
キャナーが望まれてきている。また、微細加工技術の進
歩で高速動作可能なＣＣＤラインセンサ、高密度のＣＣ
Ｄラインセンサが出現している。ＣＣＤラインセンサを
用いた画像読取装置としては、例えば、特公平１−５３
５３８号公報に開示されているように、原稿を複数の領
域に分け、それぞれの領域に対応したラインセンサを主
走査方向に複数個並べて原稿画像を読取る方式が開発さ
れており、これにより画像読取りの読取り速度、読取り
密度を高めようとしている。

【０００３】

【発明が解決しようとする課題】しかし、従来技術であ
る１つのＣＣＤラインセンサを使用する画像読取装置で
は、高速、高精細という点でまだ十分とは言えず、無理
に高速、高精細な読取りを達成しようとすればＣＣＤ駆
動回路、出力信号処理回路が高速動作可能であることが
要求されることになり、コストの面で不利なばかりか読
出す画素情報の精度も悪くなる恐れがある。また、従来
例では読取ることのできる最大原稿サイズより小さい原
稿を読取る時に、ＣＣＤラインセンサの画素情報のうち
不要な画素情報を含むすべての画素情報を読出し、処理
しているため読取り効率が悪くなっている。

【０００４】

【課題を解決するための手段】請求項１記載の発明で
は、原稿を照明する照明光源と、前記原稿からの反射光
を結像する結像手段と、その結像した反射光を光電変換
する２つの光電変換素子と、これら光電変換素子を駆動
する駆動手段と、前記光電変換素子の出力信号を信号処
理する信号処理手段とを備えた画像読取装置において、
前記光電変換素子のはじめに読出される画素に対応する
原稿位置が前記原稿領域の主走査方向のほぼ中央で、か
つ、それに続いて読出される画素に対応する原稿位置の
方向が互いに逆方向とし、原稿画像の中心部分から互い
に逆方向に並列に出力された２つのデータ列を前記原稿
画像の端のデータから順に並んだ１つの直列データ列と
して出力する並替回路を前記信号処理手段内に設けた。

【０００５】請求項２記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記光電変換素子の
はじめに読出される画素に対応する原稿位置が前記原稿
領域の主走査方向のほぼ中央で、かつ、それに続いて読
出される画素に対応する原稿位置の方向が互いに逆方向
とし、前記原稿以外からの反射光を遮光するように前記
光電変換素子の前面に遮光板を設け、前記原稿領域に対
応した画素のみを読出しその読出した画素数に対応して
原稿画像の中心部分から互いに逆方向に並列に出力され
た２つのデータ列を前記原稿画像の端のデータから順に
並んだ１つの直列データとして出力する並替回路を前記
信号処理手段内に設けた。

【０００６】請求項３記載の発明では、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読出される画素に対応する原稿位
置が前記原稿領域の主走査方向のほぼ中央で、かつ、そ
れに続いて読出される画素に対応する原稿位置の方向が
互いに逆方向とされ、原稿のサイズにより原稿領域に対
応した画素のみを読出し、照明光源の強度、副走査速度
の制御を行い、前記原稿領域に対応した画素のみを読出
しその読出した画素数に対応して原稿画像の中心部分か
ら互いに逆方向に並列に出力された２つのデータ列を前
記原稿画像の端のデータから順に並んだ１つの直列デー
タとして出力する並替回路を前記信号処理手段内に設け
た。

【０００７】

【作用】請求項１記載の発明においては、２つの光電変
換素子は駆動手段により独立にしかも同時に駆動され、
それら２つの光電変換素子から出力される２つの信号は
原稿画像のほぼ中心から出力されしかもその出力方向は
逆方向とされ、その後、その出力信号は信号処理手段に
おいて信号処理され、原稿画像の端のデータから順に並
んだ１つの直列データ列として出力されるため、光電変
換素子を１つ用いた場合に比べ、その光電変換素子の駆
動周波数が同じで、同じ読取り密度の時には、２倍の速
度で１ラインを読取ることができる。また、これにより
光電変換素子の駆動周波数が同じで１ラインの読取り速
度が同じ場合には、２倍の読取り密度で読取ることがで
きる。さらに、出力データは原稿画像の端のデータから
順に並んだ１つの直列データ列として出力されるため、
１つの光電変換素子を用いた時と同様の出力形式で出力
データを得ることができる。

【０００８】請求項２記載の発明においては、２つの光
電変換素子は駆動手段により独立にしかも同時に駆動さ
れ、遮光板は原稿以外からの反射光を遮光し、それら２
つの光電変換素子から出力される２つの信号は原稿画像
のほぼ中心から出力されしかもその出力方向は逆方向と
され、原稿画像領域に対応した画素のみが出力され、そ
の後、その出力信号は信号処理手段において信号処理さ
れ、原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力されるため、光電変換素子を１つ用い
た場合に比べ、その光電変換素子の駆動周波数が同じ
で、同じ読取り密度の時には、２倍の速度で１ラインを
読取ることができる。また、これにより光電変換素子の
駆動周波数が同じで１ラインの読取り速度が同じ場合に
は、２倍の読取り密度で読取ることができ、しかも、原
稿サイズにより光電変換素子駆動の消費電力を低減で
き、総データ量を低減することができる。さらに、出力
データは原稿画像の端のデータから順に並んだ１つの直
列データ列として出力されるため、１つの光電変換素子
を用いた時と同様の出力形式で出力データを得ることが
できる。

【０００９】請求項３記載の発明においては、２つの光
電変換素子は駆動手段により独立にしかも同時に駆動さ
れ、遮光板は原稿以外からの反射光を遮光し、照明光源
制御手段、副走査速度制御手段はそれぞれの原稿の大き
さにより照明光源、副走査速度を制御し、それら２つの
光電変換素子から出力される２つの信号は原稿画像のほ
ぼ中心から出力されしかもその出力方向は逆方向とさ
れ、原稿画像領域に対応した画素のみが出力され、その
後、その出力信号は信号処理手段において信号処理さ
れ、原稿画像の端のデータから順に並んだ１つの直列デ
ータ列として出力されるため、光電変換素子を１つ用い
た場合に比べ、その光電変換素子の駆動周波数が同じで
同じ読取り密度の時には、２倍の速度で１ラインを読取
ることができる。また、これにより光電変換素子の駆動
周波数が同じで１ラインの読取り速度が同じ場合には、
２倍の読取り密度で読取ることができ、しかも、小さい
原稿を読取る時にはさらに高速読取りを行うことができ
る。さらに、出力データは原稿画像の端のデータから順
に並んだ１つの直列データ列として出力されるため１つ
の光電変換素子を用いた時と同様の出力形式で出力デー
タを得ることができる。

【００１０】

【実施例】本発明の第一の実施例を図１〜図１６に基づ
いて説明する。本実施例では、高速、高精細な読取りが
可能な画像読取装置を提供するものである。

【００１１】まず、画像読取装置の全体構成を図３に基
づいて述べる。コンタクトガラス１上には原稿２が載置
されており、この原稿２は照明光源３により線状に照明
される。原稿２の中心から左側の反射光は、左側の結像
手段としての結像レンズ４ａを介して光電変換素子とし
てのＣＣＤラインセンサ５ａに結像され、原稿２の中心
から右側の反射光は、右側の結像手段としての結像レン
ズ４ｂを介して光電変換素子としてのＣＣＤラインセン
サ５ｂに結像される。この場合、２つのＣＣＤラインセ
ンサ５ａ，５ｂは線状に照明された画像の中心部分の画
像信号がまずはじめに出力されるように出力部が外向き
に配置されている。なお、この図３に示した光学系の他
に、原稿画像を主走査方向Ｘに２つに分割できる光学系
であれば、例えば、ミラー、或いはハーフミラー、或い
はルーフミラーを使用する方法などの方法を用いてもよ
い。

【００１２】次に、上述した図３の回路内部の光電変換
系、駆動系、信号処理系の様子を図４に基づいて説明す
る。ＣＣＤラインセンサ５ａ，５ｂは、フォトダイオー
ドアレイ６ａ，６ｂ、ＣＣＤシフトレジスタ７ａ，７
ｂ、出力部８ａ，８ｂからなっている。このＣＣＤライ
ンセンサ５ａ，５ｂは駆動手段としてのＣＣＤ駆動部９
により駆動制御されるようになっており、また、そのＣ
ＣＤラインセンサ５ａ，５ｂの出力信号は、信号処理手
段としての信号処理部１０に送られるようになってい
る。

【００１３】このような構成において、ＣＣＤラインセ
ンサ５ａ，５ｂでは、入力光をフォトダイオードアレイ
６ａ，６ｂで光電変換しこれにより蓄積した信号電荷を
ＣＣＤ駆動部９からのシフトパルスを受け、並列にＣＣ
Ｄシフトレジスタ７ａ，７ｂに送る。次に、ＣＣＤシフ
トレジスタ７ａ，７ｂにより各画素信号をＣＣＤ駆動部
９の転送パルスを受け順次出力部８ａ，８ｂに送り出
す。そして、１画素分の信号を送り出した後、ＣＣＤ駆
動部９のリセットパルスＲＳにより電荷をクリアするこ
とをセンサ１ライン分の画素数だけ繰り返すことによ
り、１ライン分（センサ）の画素信号を読み出すことが
できる。ＣＣＤラインセンサ５ａ，５ｂは駆動部８ａ，
８ｂによりそれぞれ独立にかつ同時に駆動され、その出
力信号は信号処理部１０によりサンプルホールド、Ａ／
Ｄ変換、原稿画像の中心部分から互いに逆方向に並列に
出力された２つのデータ列を、原稿画像の端のデータか
ら順に並んだ１つの直列データ列として出力する並べ替
え、シェーディング補正などの処理がなされる。なお、
この信号処理部１０における処理の説明は後述する。そ
して、照明光源３、ＣＣＤラインセンサ５ａ，５ｂ、結
像レンズ４ａ，４ｂは一体となり、図示しないキャリッ
ジ上に設置されており、１ラインの読取りが終わると、
次の読取り位置まで移動する。

【００１４】上述したように、ＣＣＤラインセンサ５
ａ，５ｂを２つ用い、独立にかつ同時に駆動することに
より、従来のようにＣＣＤラインセンサを１つ用いた場
合に比べ、ＣＣＤラインセンサ５ａ，５ｂの駆動周波数
が同じで同じ読取り密度の時には、２倍の速度で１ライ
ンを読取ることができる。また、ＣＣＤラインセンサ５
ａ，５ｂの駆動周波数が同じで、１ラインの読取り速度
が同じ場合には２倍の読取り密度で読取ることができ
る。原稿画像の中心部分から出力されたデータを原稿画
像の端から順に並べ替えることにより１つのＣＣＤライ
ンセンサを用いた時と同様の出力形式で出力データを得
ることができる。

【００１５】次に、信号処理部１０での処理の様子を図
１に基づいて説明する。図１は図４における信号処理部
１０の内部回路の様子を示すものである。この場合、原
稿画像の中心部分から互いに逆方向に並列に出力された
２つのデータ列を前記原稿画像の端のデータから順に並
んだ１つの直列データ列として出力する並替回路１３を
設けたことに本回路の特徴がある。以下、本回路の動作
説明を行う。すなわち、まず、２つのＣＣＤラインセン
サ５ａ，５ｂからの出力Ａ１，Ｂ１はそれぞれ並列に２
つのＳ／Ｈ（サンプルホールド）回路１１ａ，１１ｂに
よりサンプルホールドされる。次に、Ａ／Ｄ変換回路１
２ａ，１２ｂにより並列にＡ／Ｄ変換される。しかし、
ＣＣＤラインセンサ５ａ，５ｂは原稿２を２ｎ個の画素
に分割しその原稿２の中心の画像情報からそれぞれｎ個
の画素を逆方向に出力するため、分割された原稿２上の
画素に左から１，２，３，…，２ｎ−２，２ｎ−１，２
ｎと番号を付けた時に一方のＡ／Ｄ変換回路１１ａから
出力される信号Ａ２はｎ番目の画素から順に１番目の画
素まで、もう一方のＡ／Ｄ変換回路１１ｂから出力され
る信号Ｂ２はｎ＋１番目の画素から順に２ｎ番目の画素
までである。このため、２つの出力信号Ａ２，Ｂ２は並
替回路１３に並列に入力される。この並替回路１３から
出力される信号Ｃ１は１ラインの画素データが第１画素
から第２ｎ画素まで順番に並んだ信号である。なお、こ
の並替回路１３における処理の説明は後述する。その
後、信号Ｃ１はシェーディング補正などの処理を行う回
路１４により処理されて出力信号Ｃ２として出力され
る。この場合、シェーディング補正等の処理は並べ替え
の前に行ってもよい。

【００１６】並替回路１３は、図２に示すような回路を
用いる。この場合、その回路内にはｎ画素分以上のメモ
リ領域をもつＬＩＦＯメモリ１５ａ，１５ｂ、ｎ画素分
以上のメモリをもつＦＩＦＯメモリ１６ａ，１６ｂがあ
る。また、制御部１７は、４つのメモリ１５ａ，１５
ｂ，１６ａ，１６ｂと、２つのスイッチ１８ａ，１８ｂ
と、セレクト回路１９とに制御信号を送り出すように制
御されており、各メモリの制御のため書込みクロック、
読出しクロック、書込み許可信号、読出し許可信号、書
込みアドレスリセット信号、読出しアドレスリセット信
号、読出し先頭アドレス初期設定信号、スイッチ制御信
号を送り出すようになっている。２つのスイッチ１８
ａ，１８ｂは、信号Ａ２，Ｂ２が１ラインの信号のはじ
めで切り替わるように制御部１７により制御される。こ
のため、信号Ａ２ａ，Ａ２ｂ，Ｂ２ａ，Ｂ２ｂはｎが偶
数の場合、図７に示すようになる。また、各メモリは書
込み許可信号がオンのとき書込みクロックに従い信号の
書込みを行い、読出し許可信号がオンの時は読出しクロ
ックに従い信号の読出しを行う。信号Ａ２ａ，Ａ２ｂ，
Ｂ２ａ，Ｂ２ｂは、それぞれＬＩＦＯメモリ１５ａ，１
５ｂ、ＦＩＦＯメモリ１６ａ，１６ｂに図６に示したよ
うに書き込まれ読出しが行われる。図６においては、縦
軸は時間、横軸はメモリアドレスである。はじめに制御
部１３はＬＩＦＯメモリ１５ａ，１５ｂの読出し先頭ア
ドレスの初期設定を１番目にし、各メモリの書込みアド
レス、読出しアドレスをリセットする。図６において、
ｔ＝０からｔ＝ｔ₁ までの間にＬＩＦＯメモリ１５ａに
は第１ラインのｎ番目から１番目の信号が、同時にＦＩ
ＦＯメモリ１６ａには第１ラインのｎ＋１場面から２ｎ
番目の信号が、ＣＣＤラインセンサ５ａ，５ｂの出力周
波数と同じ周波数の書込みクロックで順にそれぞれ書き
込まれる。ｔ＝ｔ₁ で、ＬＩＦＯメモリ１５ａ、ＦＩＦ
Ｏメモリ１６ａの書込みアドレスはリセットされ初期状
態に戻る。ｔ＝ｔ₁ からｔ＝ｔ₂ までの間は、どのメモ
リも書込み、読出しを行わない。ｔ＝ｔ₂ からｔ＝ｔ₃
の間は、ＬＩＦＯメモリ１５ａから第１ラインの１番目
の信号からｎ番目の信号が書込みクロックの２倍の周波
数の読出しクロックで読出される。ｔ＝ｔ₃ で、ＬＩＦ
Ｏメモリ１５ａの読出しアドレスがリセットされ初期状
態に戻る。また、ｔ＝ｔ₃ からｔ＝ｔ₄ の間に、ＦＩＦ
Ｏメモリ１６ａから第１ラインのｎ＋１番目の信号から
２ｎ番目の信号が書込みクロックの２倍の周波数の読出
しクロックで読出される。ｔ＝ｔ₄ で、ＦＩＦＯメモリ
１６ａの読出しアドレスがリセットされ初期状態に戻
る。この１ライン目の読出しと同時に第２ラインの書込
みも行われる。ｔ＝ｔ₂ からｔ＝ｔ₄ までの間は、ＬＩ
ＦＯメモリ１５ｂには第２ラインのｎ番目の信号から１
番目の信号が、同時にＦＩＦＯメモリ１６ｂには第２ラ
インのｎ＋１番目の信号から２ｎ番目の信号が、ＣＣＤ
ラインセンサ５ａ，５ｂの出力信号と同じ周波数の書込
みクロックで書き込まれる。ｔ＝ｔ₄ で、ＬＩＦＯメモ
リ１５ｂ、ＦＩＦＯメモリ１６ｂの書込みアドレスがリ
セットされ初期状態に戻る。ｔ＝ｔ₄ からｔ＝ｔ₅ まで
の間は、どのメモリも読出しも書込みも行わない。ｔ＝
ｔ₅ からｔ＝ｔ₈ の間は、図６に示すように（ＬＩＦＯ
メモリ１５ａ，１５ｂ）と（ＦＩＦＯメモリ１６ａ，１
６ｂ）が各組でｔ＝ｔ２からｔ５の間の動作をそれぞれ
入れ替えた動作を行う。ｔ＝ｔ₈ 以下ではｔ＝ｔ₂から
ｔ＝ｔ₈までの動作を繰り返す。この結果、セレクト回
路１９には、図７のＡ３ａ，Ａ３ｂ，Ｂ３ａ，Ｂ３ｂが
入力されることになる。この各信号を１番目の画素から
２ｎ番目の信号の順に並べるためにセレクト回路１９
は、図７においてｋ−１ラインの１番目からｎ番目まで
の信号はＡ３ｂを、ｎ＋１番目から２ｎ番目の信号Ｂ３
ｂをセレクトして出力し、第ｋラインの１番目からｎ番
目の信号はＡ３ａを、ｎ＋１番目から２ｎ番目の信号は
Ｂ３ａをセレクトして出力する。以下、第ｋ＋１ライン
からの信号は同様に繰り返される。このため信号Ｃ１は
図７のように各ラインで１番目の信号から２ｎ番目の画
素が順番に並んだ状態で出力される。なお、本実施例で
は、ｎが偶数の場合について述べたが、ｎが奇数の場合
においても同様に並べ替えることができる。

【００１７】次に、上述した図２の並替回路１３の変形
例を図８に基づいて説明する。図８に示す並替回路１３
では、信号Ｂ２をスイッチを介さずに２ｎ画素分以上の
メモリ領域をもつＦＩＦＯメモリ２０に入力されている
ことである。信号Ａ２ａ，Ａ２ｂ，Ｂ２はそれぞれＬＩ
ＦＯメモリ１５ａ，１５ｂ、ＦＩＦＯメモリ２０に図９
に示したように書き込まれる。まずはじめに、制御部１
７はＬＩＦＯメモリ１５ａ，１５ｂの読出し先頭アドレ
スの初期設定をｎ番目、ＦＩＦＯメモリ２０の読出し先
頭アドレスの初期設定を１番目にし、全てのメモリの書
込みアドレス、読出しアドレスをリセットする。その後
のＬＩＦＯメモリ１５ａ，１５ｂの書込み、読出し動作
は、図６に示したものと同じである。

【００１８】ここで、ＦＩＦＯメモリ２０の動作につい
て説明する。ｔ＝０からｔ＝ｔ₁ までの間に、第１ライ
ンのｎ＋１番目の信号から２ｎ番目までの信号が、ＣＣ
Ｄラインセンサ５ａ，５ｂの出力周波数と同じ周波数の
書込みクロックで順に書き込まれる。ｔ＝ｔ₁ からｔ＝
ｔ₂ までの間は、書込みも読出しも行わない。ｔ＝ｔ₂
からｔ＝ｔ₄ の間は第２ラインのｎ＋１番目の信号から
２ｎ番目の信号が書き込まれる。この書込みの途中ｔ＝
ｔ₃ からｔ＝ｔ₄ の間に第１ラインのｎ＋１番目の信号
から２ｎ番目の信号が、書込みクロックの２倍の周波数
の読出しクロックで読出される。ｔ＝ｔ₄ で、書込みア
ドレスがリセットされ初期状態に戻る。ｔ＝ｔ₄ からｔ
＝ｔ₅ の間は、書込みも読出しも行わない。ｔ＝ｔ₅ か
らｔ₇の間に、第３ラインのｎ＋１番目の信号から２ｎ
番目の信号が、ＣＣＤラインセンサ５ａ，５ｂの出力周
波数と同じ周波数の書込みクロックで順に書き込まれ
る。この書込みの途中ｔ＝ｔ₆ からｔ₇ の間に、第２ラ
インのｎ＋１番目の画素から２ｎ番目の信号が、書込み
クロックの２倍の周波数の読出しクロックで読出され
る。ｔ＝ｔ₇ で、読出しアドレスがリセットされ初期状
態に戻る。ｔ＝ｔ₇ からｔ₈ の間は、書込みも読出しも
行わない。以下、ｔ＝ｔ₂ からｔ＝ｔ₈ までの動作を繰
り返す。その結果、セレクト回路１９にはｎが偶数の場
合、図１０のＡ３ａ、Ａ３ｂ、Ｂ３が入力されることに
なる。この各信号を１番目の画素から２ｎ番目の順に並
べるために、セレクト回路１９は図１０においてｋ−１
ラインの１番目からｎ番目までの信号はＡ３ｂを、ｎ＋
１番目から２ｎ番目の信号はＢ３をセレクトして出力
し、第ｋラインの１番目からｎ番目の信号はＡ３ａを、
ｎ＋１番目から２ｎ番目の信号はＢ３をセレクトして出
力する。以下、第ｋ＋１ラインからの信号は同様に繰り
返される。このため、信号Ｃ１は図１０のように各ライ
ンで１番目の画素から２ｎ番目の画素が順番に並んだ状
態で出力される。従って、図８に示した並替回路１３を
用いた場合、図２に示した並替回路１３に比べ、部品点
数を減らすことができる。なお、本実施例では、ｎが偶
数の場合について述べたが、ｎが奇数の場合においても
同様に並べ替えることができる。

【００１９】次に、上述した図２の並替回路１３の他の
変形例を図１１に基づいて説明する。この図１１に示す
並替回路１３では、信号Ｂ２をスイッチを介さずｎ／２
画素分以上のメモリ領域をもつＦＩＦＯメモリ２１に入
力させていることである。まずはじめに制御部はＬＩＦ
Ｏメモリ１５ａ，１５ｂの読出し先頭アドレスの初期設
定をｎ番目、ＦＩＦＯメモリ２１，１６の読出し先頭ア
ドレスの初期設定を１番目にし、全てのメモリの書込み
アドレス、読出しアドレスをリセットする。なお、ＬＩ
ＦＯメモリ１５ａ，１５ｂの動作は、図６に示したもの
と同じとする。

【００２０】ここで、ＦＩＦＯメモリ２１の動作を図１
２に基づいて説明する。ｔ＝０からｔ＝ｔ₂ までの間、
第１ラインのｎ＋１番目から２ｎ番目の信号を、ＣＣＤ
ラインセンサ５ａ，５ｂの出力周波数と同じ周波数の書
込みクロックで順に書込む。ｔ＝ｔ₃ で、書込みアドレ
スをリセットし初期状態に戻す。この書込みの途中ｔ＝
ｔ₁ からｔ＝ｔ₄ までの間、第１ラインのｎ＋１番目か
ら２ｎ番目の信号を、書込みクロックと同じ周波数の読
出しクロックで読み出す。ｔ＝ｔ₄ で、読出しアドレス
をリセットし初期状態に戻す。この読み出しの途中ｔ＝
ｔ₃ からｔ₆ までの間、第２ラインのｎ＋１番目から２
ｎ番目の信号を、ＣＣＤラインセンサ５ａ，５ｂの出力
周波数と同じ周波数の書込みクロックで順に書込む。ｔ
＝ｔ₆ で、書込みアドレスをリセットし初期状態に戻
す。以下、図１２に示すように書込みと読出しとを繰り
返す。

【００２１】次に、ＦＩＦＯメモリ１６の説明を行う。
まず、ｔ＝０からｔ₁ までの間は、読出しも書込みも行
わない。次に、ｔ＝ｔ₁ からｔ₄ までの間、ＦＩＦＯメ
モリ２１から読み出された第１ラインのｎ＋１番目から
２ｎ番目までの信号を、ＦＩＦＯメモリ２１の読出しク
ロックと同じ周波数の書込みクロックで書込む。ｔ＝ｔ
₄ で、書込みアドレスをリセットし初期状態に戻す。ｔ
＝ｔ₄ からｔ₅ までの間は書込みも読出しも行わない。
ｔ＝ｔ₅ からｔ₆ までの間に、第１ラインのｎ＋１番目
から２ｎ番目の信号を読み出す。ｔ＝ｔ₆ で、読出しア
ドレスをリセットし初期状態に戻す。また、ｔ＝ｔ₅ か
らｔ₈ までの間、第２ラインのｎ＋１番目から２ｎ番目
の信号を、ＦＩＦＯメモリ２１の読出しクロックと同じ
周波数の書込みクロックで書込む。ｔ＝ｔ₈ で、書込み
クロックをリセットに戻す。ｔ＝ｔ₈ からｔ₉ までの間
は、読出しも書込みも行わない。ｔ＝ｔ₉ 以降は、ｔ＝
ｔ₅ からｔ₉ までの動作を繰り返す。その結果、セレク
ト回路１９入力信号Ａ３ａ，Ａ３ｂ，Ｂ３はｎが偶数の
場合、図１３に示すようになり、これは図１０に示すも
のと同様になる。このためセレクト回路１９は図８に示
す構成の回路のものと同じ動作を行うようにする。図１
１に示した並替回路１３を用いた場合の効果は、図２、
図８に示した並替回路１３に比べ、メモリ数を減らすこ
とができる。なお、この場合、ＦＩＦＯメモリ２１がｎ
／２個以上の信号を書込むことのできるメモリ領域を持
っていなくてはならないことはいうまでもないが、その
条件を満たしていても、第ｋラインの読出しが終わって
いない信号のアドレス位置に第ｋ＋１ラインの信号が書
き込まれてしまうことが起こりうる。このような現象を
防ぐには、１ラインの有効画素部分の信号の書込み時
間、読出し時間をｔａ、１ラインの有効画素でない信号
が送られてくる時間をｔｂ、ＦＩＦＯメモリ２１がｍａ
個の信号を書き込めるメモリ領域を持っているとした
時、ｔａ＋ｔｂ≦（ｔａ／２）＋（ｍａ／ｎ）×ｔａの条件を満たさなければならない。

【００２２】次に、上述したＣＣＤラインセンサ５ａ，
５ｂの代わりに、カラー読取り用のセンサを用いた場合
について説明する。すなわち、図３に示すＣＣＤライン
センサ５ａ，５ｂの代わりに、図１４に示す３ラインの
カラー読取り用のＣＣＤラインセンサ２２ａ，２２ｂを
用いる。この場合、ＣＣＤラインセンサ２２ａ，２２ｂ
内には、青色（Ｂ）フィルターの取付けられたフォトダ
イオードアレイ６ａＢ，６ｂＢ、緑色（Ｂ）フィルター
の取付けられたフォトダイオードアレイ６ａＧ，６ｂ
Ｇ、赤色（Ｒ）フィルターの取付けられたフォトダイオ
ードアレイ６ａＲ，６ｂＲが設けられ、また、この他
に、ＣＣＤシフトレジスタ７ａ，７ｂ、出力部８ａ，８
ｂが設けられている。これにより、ＣＣＤラインセンサ
２２ａ，２２ｂは、各ラインにおいて、それぞれ赤、
緑、青の色分解を行うことによりカラー読取りが可能と
なる。

【００２３】今、図１４に示すＣＣＤラインセンサ２２
ａ，２２ｂの赤、緑、青の３ラインの受光部が副走査方
向にｌラインだけ離れていた場合、信号処理部１０とし
ては図１５に示すような回路構成のものを用いる。すな
わち、この図１５に示す回路には、２ｌライン以上のメ
モリ領域をもつＦＩＦＯメモリ１６ｃ，１６ｆ、ｌライ
ン以上のメモリ領域をもつＦＩＦＯメモリ１６ｄ，１６
ｅ、これらＦＩＦＯメモリ１６ｃ〜１６ｆの読出しや書
込みの制御を行う読出制御部２３、書込制御部２４が設
けられている。また、並替回路１３としては、例えば図
２、図８、図１１に示したようなものを用いる。

【００２４】このような構成において、各３色の入力信
号Ａ１Ｂ、Ｂ１Ｂ、Ａ１Ｇ、Ｂ１Ｇ、Ａ１Ｒ、Ｂ１Ｒ
は、それぞれ６個のＳ／Ｈ回路１１ａ，１１ｂにより並
列にサンプルホールドされる。各サンプルホールド回路
１１ａ，１１ｂの出力はＡ／Ｄ変換回路１２ａ，１２ｂ
により並列にＡ／Ｄ変換される。この場合、図１４から
わかるように、ＣＣＤラインセンサ２２ａ，２２ｂの
Ｒ、Ｇ、Ｂの受光部が同一ライン上にないため、同時刻
の各信号Ａ１Ｂ、Ｂ１Ｂ、Ａ１Ｇ、Ｂ１Ｇ、Ａ１Ｒ、Ｂ
１Ｒはそれぞれ異なったラインの情報を持っている。こ
のため、信号Ａ２ＢはＦＩＦＯメモリ１６ｃにより２ｌ
ラインだけ遅らせて出力する。信号Ａ２ＧはＦＩＦＯメ
モリ１６ｄによりｌライン遅らせて出力する。信号Ｂ２
ＧはＦＩＦＯメモリ１６ｅによりｌラインだけ遅らせて
出力する。信号Ｂ２ＲはＦＩＦＯメモリ１６ｆにより２
ｌライン遅らせて出力する。これにより、読出制御部２
３、書込制御部２４は、同じクロック周波数で各メモリ
の書込み、読出しを行い、しかも、２ｌライン遅らせる
ためのＦＩＦＯメモリ１６ｃ、１６ｆには２ｌ×ｎだけ
読出しクロックを書込みクロックに対して遅らせ、ｌラ
イン遅らせるためのＦＩＦＯメモリ１６ｄ，１６ｅには
ｌ×ｎだけ読出しクロックを書込みクロックに対して遅
らせて出力する。このようにして信号処理することによ
り、図１６（ａ）に示す各信号Ａ２Ｂ、Ｂ２Ｂ、Ａ２
Ｇ、Ｂ２Ｇ、Ａ２Ｒ、Ｂ２Ｒは、図１６（ｂ）に示すよ
うにＡ２Ｂ’、Ｂ２Ｂ’、Ａ２Ｇ’、Ｂ２Ｇ’、Ａ２
Ｒ’、Ｂ２Ｒ’のように変換され、同時刻の各信号は同
じラインの情報を持つようになる。その後、各信号は３
個の並替回路１３で各色毎に１ラインの信号に変換され
シェーディング補正などの処理を回路１４により行い並
列に出力される。

【００２５】上述したように、３ラインのカラー読取り
用のＣＣＤラインセンサ２２ａ，２２ｂを用いることに
より、図３の構成による場合と同様の効果を得ることが
可能となる。また、３ラインのカラー読取り用のＣＣＤ
ラインセンサ２２ａ，２２ｂを２つ用いることにより、
各色の受光部は同一ライン上に揃わないが、ＦＩＦＯメ
モリ１６ｃ〜１６ｆを用いることにより何ら問題なくカ
ラー読取りが可能となる。なお、仮に、３色の受光部が
それぞれ２つのセンサで同一ライン上に揃うように受光
部がＲ，Ｇ，Ｂと並んだ３ラインのＣＣＤラインセンサ
２２ａ，２２ｂと、Ｂ，Ｇ，Ｒと並んだ３ラインのＣＣ
Ｄラインセンサ２２ａ，２２ｂを対にして用いた時に
も、ＦＩＦＯメモリ１６ｃ〜１６ｆと同じのメモリ数の
ＦＩＦＯメモリが必要となる。

【００２６】次に、本発明の第二の実施例を図１７〜図
２９に基づいて説明する。本実施例では、高速、高精細
な読取りが可能で、特に、小さいサイズの原稿を読取る
時にさらに高速性を発揮する画像読取装置を提供するも
のである。図１７における本装置は前述した第一の実施
例の図３の装置に対応するものであり、この場合、原稿
２は読取り可能な最大原稿サイズ（主走査方向Ｘ）より
小さい原稿とされており、ＣＣＤラインセンサ５ａ，５
ｂに向かう光路中には遮光板２５が配設されている。こ
の遮光板２５は、原稿２以外からの反射光を遮光するよ
うにＣＣＤラインセンサ５ａ，５ｂの前面に位置して配
置されている。また、図１８に示す本装置の回路構成は
図４の回路構成に対応するものであり、原稿サイズ検知
手段としての原稿サイズ検知部２６と、照明光源制御手
段としての照明光源制御部２７と、副走査速度制御手段
としての副走査速度制御部２８と、前記遮光板２５を駆
動制御する遮光板制御部２９とが設けられている。な
お、本実施例の場合にも、原稿画像を主走査方向に２つ
の領域に分割できる光学系であればよく、例えば、ミラ
ー、ハーフミラー、ルーフミラーを用いる方法等であれ
ばどのような方法を用いてもよい。

【００２７】このような構成において、図１８の回路構
成を図４の回路構成との違いを中心にして説明する。読
取り可能な最大原稿サイズより小さい原稿２を読取る場
合、ＣＣＤラインセンサ５ａ，５ｂがもつ画素数ｎの画
像情報をすべて読み出すことは無駄な画素まで読み出す
ことになり速度の面を考慮すると得策ではない。このた
め原稿２からの画像情報をもつ反射光が入射しない部分
を遮光板２５で遮光し、原稿画像情報をもつ１番目から
ｍ番目までの画素までを読出し、原稿２の画像情報を持
たない画素は読み出さないようにする。原稿サイズ検知
部２６は自動的に原稿サイズ（主走査方向）を検知する
か、或いは、人が指定した原稿サイズ（主走査方向）を
検知し、そのサイズからＣＣＤラインセンサ５ａ，５ｂ
の必要な画素数ｍを設定する。その設定した画素数の情
報をＣＣＤ駆動部９、信号処理部１０、照明光源制御部
２７、副走査速度制御部２８、遮光板制御部２９に送
る。遮光板制御部２９は送られてきた画素数の情報に従
ってＣＣＤラインセンサ５ａ，５ｂの画素のうち画像読
取りに寄与しない画素部分を遮光するように遮光板２５
を移動させる。これにより、ＣＣＤ駆動部９は、その送
られてきた画素数の情報に従ってＣＣＤラインセンサ５
ａ，５ｂの画素をｍ個だけ読み出すようにφ１、φ２を
ｍ発出力した後にシフトパルスＳＨを出力する。信号処
理部１０では、１ラインの画素数が２ｍであるとして信
号処理する。なお、この信号処理部１０での処理につい
ては後述する。また、副走査速度制御部２７では、送ら
れてきた画素数の情報に従って副走査速度を決定し副走
査を行う。この場合、１ラインの読取り時間がｍ／ｎ倍
になるため、全ての画素ｎを読み出す場合に比べ、副走
査速度をｎ／ｍ倍にする。さらに、照明光源制御部２７
では、送られてきた画素数の情報に従って照明光源３の
強度を決定しその駆動を行う。この場合、１ラインの読
取り時間がｍ／ｎ倍になるためそのままではＣＣＤライ
ンセンサ５ａ，５ｂの露光量もｍ／ｎ倍に減少する。こ
のため全ての画素ｎを読み出す場合に比べ、照度がｎ／
ｍ倍となるように照明光源２を制御する。

【００２８】上述したような図１８の回路構成とするこ
とにより図４の場合と同様な効果を得ることができると
共に、遮光板２５を用いて読取りに寄与しない画素を読
み出さないようにしたことにより、小さな原稿２を読取
る時に読取り速度を一段と速くすることができる。な
お、この場合、照明の明るさ、副走査速度を一切変えな
いようにして、ＣＣＤラインセンサ５ａ，５ｂのクロッ
ク速度をｍ／ｎ倍にすることにより、センサ駆動の消費
電力を低減させることができる。また、照明の明るさ、
副走査速度、ＣＣＤラインセンサ５ａ，５ｂのクロック
速度を一切変えないようにして画像読取りに関係する画
素だけを読出し、関係しない画素部分はクロックを送ら
ず読み出さないようにすることにより総データ量を低減
させることができる。

【００２９】次に、信号処理部１０における処理を図１
９に基づいて説明する。この図１９の信号処理部１０は
前述した図１の信号処理部１０に対応するものである。
この場合、それら処理部の異なるところは、原稿サイズ
検知部２６からの信号Ａが並替回路３０に入力されてお
り、その信号Ａにより処理を変えているところが異な
る。その他の構成については図１の場合と何ら変わると
ころはない。

【００３０】次に、その図１９の信号処理部１０におけ
る並替回路３０の内部構成の様子を図２０に基づいて説
明する。この図２０の並替回路３０は前述した図２に示
す並替回路１３に対応するものであり、その異なるとこ
ろは原稿サイズ検知部２６からの信号Ａが制御部１７に
入力されており、その制御部１７はその信号Ａに従って
スイッチ１８ａ，１８ｂ、ＬＩＦＯメモリ１５ａ，１５
ｂ、ＦＩＦＯメモリ１６ａ，１６ｂ、セレクト回路１９
を制御する点が異なる。また、この場合における制御方
法の違いは、例えば画像サイズ検知部２６からの信号が
入力されて１ラインの画素信号の数が２ｎから２ｍに変
わった場合、各メモリにおいては図２１に示すようにそ
れら各メモリに書き込まれる画素信号或いは読出される
画素信号の数がｍ個になったところで、書込み動作或い
は読出し動作をやめて各書込みアドレス或いは読出しア
ドレスをリセットして読出しアドレスを初期状態に戻す
ことにある。

【００３１】また、上述した並替回路３０は図２０に限
るものではなく、この他に図２３、図２６の回路を用い
るようにしてもよい。この場合、図２３の回路は図２４
の処理動作を行い、図２６の回路は図２７の処理動作を
行う。なお、図２３は前述した図８に、図２６は前述し
た図１１にそれぞれ対応するものである。

【００３２】ただし、図２６に示した並替回路３０の場
合、ＦＩＦＯメモリ３１がｎ／２個以上の信号を書込む
ことのできるメモリ領域を持っていなくてはならないこ
とはいうまでもないが、その条件を満たしていても、第
ｋラインの読出しが終わっていない信号のアドレス位置
に第ｋ＋１ラインの信号が書き込まれてしまうことが起
こりうる。このことを防ぐためには、１ラインの有効画
素部分の信号の書込み時間、読出し時間をｔａ’、１ラ
インの有効画素でない信号が送られてくる時間をｔ
ｂ’、ＦＩＦＯメモリ３１がｍａ’個の信号を書き込め
るメモリ領域を持っているとした時、ｔａ’＋ｔｂ’≦（ｔａ’／２）＋（ｍａ’／ｍ）×ｔａ’ の条件を満たしていなければならない。

【００３３】この図２６の場合における出力信号を図２
８に示す。また、これと同様にして、図２０の場合にお
ける出力信号を図２２に示し、図２３の場合における出
力信号を図２５に示す。また、図２０、図２３、図２６
におけるスイッチ１８ａ，１８ｂ、セレクト回路１９に
おいてはｍ個の信号ごとに出力信号を切替えることが必
要である。

【００３４】上述したような各種構成要件とすることに
より、前述した第一の実施例の場合とほぼ同様な効果を
得ることが可能となり、しかも、ここでは遮光板２５を
用いて読取りに寄与しない画素を読み出さないようにし
ているため一段と小さな原稿２を読取るときにおいても
読取り速度を速くすることが可能となる。また、本実施
例の場合、照明の明るさ、副走査速度を一切変えないよ
うにして、ＣＣＤラインセンサ５ａ，５ｂのクロック速
度をｍ／ｎ倍にすることにより、そのセンサ駆動の消費
電力を低減させることができる。また、照明の明るさ、
副走査速度、ＣＣＤラインセンサ５ａ，５ｂのクロック
速度を一切変えないようにして画像読取りに関係する画
素だけを読出し、関係しない画素部分はクロックを送ら
ず読み出さないようにすることにより総データ量を一段
と低減させることが可能となる。

【００３５】また、図１７に示す第二の実施例におい
て、ＣＣＤラインセンサ５ａ，５ｂの代わりに図１４に
示すような３ラインのカラー読取り用のＣＣＤラインセ
ンサ２２ａ，２２ｂを用いることにより、カラー読取り
が可能である。この場合、信号処理部１０の内部構成と
しては図２９に示すような回路のものを用いることがで
きる。この図２９は図１５に示す信号処理部１０と異な
るところは、原稿サイズ検知部２６からの信号Ａが並替
回路３０、読出制御部２３、書込制御部２４に入力さ
れ、しかも、その並替回路３０は図２０、図２３、図２
６に示す回路から構成されている点が異なる。また、読
出制御部２３、書込制御部２４は同じクロック周波数で
各メモリの書込み、読出しを行い、しかも、２ｌライン
遅らせるためのＦＩＦＯメモリ１６ｃ，１６ｆには２ｌ
×ｍだけ読出しクロックを書込みクロックに対して遅ら
せ、ｌライン遅らせるためのＦＩＦＯメモリ１６ｄ，１
６ｅにはｌ×ｍだけ読出しクロックを書込みクロックに
対して遅らせて出力する。このように３ラインのカラー
読取り用ＣＣＤラインセンサを用いることにより、図１
７を用いた第一の実施例の場合と同様な効果を得ること
ができ、しかも、カラー読取りを行うことが可能とな
る。

【００３６】

【発明の効果】請求項１記載の発明は、原稿を照明する
照明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記光電変換素子の
はじめに読出される画素に対応する原稿位置が前記原稿
領域の主走査方向のほぼ中央で、かつ、それに続いて読
出される画素に対応する原稿位置の方向が互いに逆方向
とし、原稿画像の中心部分から互いに逆方向に並列に出
力された２つのデータ列を前記原稿画像の端のデータか
ら順に並んだ１つの直列データ列として出力する並替回
路を前記信号処理手段内に設けたので、２つの光電変換
素子を用い、独立にしかも同時に駆動することにより、
高速、高精細な読取りが可能となる。また、原稿画像の
中心部分から互いに逆方向に並列に出力された２つのデ
ータ列を原稿画像の端のデータから順に並んだ１つの直
列データ列として出力することにより、１つの光電変換
素子を用いた時と同様の出力形式で出力データを得るこ
とができるものである。

【００３７】請求項２記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記光電変換素子の
はじめに読出される画素に対応する原稿位置が前記原稿
領域の主走査方向のほぼ中央で、かつ、それに続いて読
出される画素に対応する原稿位置の方向が互いに逆方向
とし、前記原稿以外からの反射光を遮光するように前記
光電変換素子の前面に遮光板を設け、前記原稿領域に対
応した画素のみを読出しその読出した画素数に対応して
原稿画像の中心部分から互いに逆方向に並列に出力され
た２つのデータ列を前記原稿画像の端のデータから順に
並んだ１つの直列データとして出力する並替回路を前記
信号処理手段内に設けたので、２つの光電変換素子を用
い、独立にしかも同時に駆動することにより高速、高精
細な画像読取りが可能であり、原稿サイズにより光電変
換素子駆動の消費電力、総データ量を低減させることが
できる。また、原稿画像の中心部分から互いに逆方向に
並列に出力された２つのデータ列を原稿画像の端のデー
タから順に並んだ１つの直列データ列として出力するこ
とにより、１つの光電変化素子を用いた時と同様の出力
形式で出力データを得ることができるものである。

【００３８】請求項３記載の発明は、原稿を照明する照
明光源と、前記原稿からの反射光を結像する結像手段
と、その結像した反射光を光電変換する２つの光電変換
素子と、これら光電変換素子を駆動する駆動手段と、前
記光電変換素子の出力信号を信号処理する信号処理手段
とを備えた画像読取装置において、前記原稿以外からの
反射光を遮光するように前記光電変換素子の前面に位置
して配置された遮光板と、原稿サイズ検知手段と、照明
光源制御手段と、副走査速度制御手段とを備え、前記光
電変換素子のはじめに読出される画素に対応する原稿位
置が前記原稿領域の主走査方向のほぼ中央で、かつ、そ
れに続いて読出される画素に対応する原稿位置の方向が
互いに逆方向とされ、原稿のサイズにより原稿領域に対
応した画素のみを読出し、照明光源の強度、副走査速度
の制御を行い、前記原稿領域に対応した画素のみを読出
しその読出した画素数に対応して原稿画像の中心部分か
ら互いに逆方向に並列に出力された２つのデータ列を前
記原稿画像の端のデータから順に並んだ１つの直列デー
タとして出力する並替回路を前記信号処理手段内に設け
たので、２つの光電変換素子を用い、独立にしかも同時
に駆動し、原稿画像のサイズにより読取りに寄与しない
光電変換素子の画素を遮光して照明光源を制御し、副走
査速度を制御するため、高速、高精細な読取りが可能
で、特に小さいサイズの原稿を読取る時に高速性を発揮
させることができる。また、原稿画像の中心部分から互
いに逆方向に並列に出力された２つのデータ列を原稿画
像の端のデータから順に並んだ１つの直列データ列とし
て出力することにより、１つの光電変換素子を用いた時
と同様な出力形式で出力データを得ることができるもの
である。

【図面の簡単な説明】

【図１】本発明の第一の実施例である信号処理部内の構
成を示すブロック図である。

【図２】並替回路内の構成を示すブロック図である。

【図３】画像読取装置の構成を示す側面図である。

【図４】図３の読取り光学系の様子を示すブロック図で
ある。

【図５】ＣＣＤ駆動部の出力する各種パルス波形の様子
を示すタイミングチャートである。

【図６】図２の各メモリ内での書込み及び読出しの状態
を示す状態図である。

【図７】図２の各部における各種信号波形の様子を示す
状態図である。

【図８】図２の並替回路の変形例を示すブロック図であ
る。

【図９】図８の各メモリ内での書込み及び読出しの状態
を示す状態図である。

【図１０】図８の各部における各種信号波形の様子を示
す状態図である。

【図１１】図２の並替回路の他の変形例を示すブロック
図である。

【図１２】図１１の各メモリ内での書込み及び読出しの
状態を示す状態図である。

【図１３】図１１の各部における各種信号波形の様子を
示す状態図である。

【図１４】３ラインのカラー読取り光学系の様子を示す
ブロック図である。

【図１５】カラー読取り光学系の信号処理部内の構成を
示すブロック図である。

【図１６】図１５の各メモリに入出力される信号の状態
を示す状態図である。

【図１７】本発明の第二の実施例である画像読取装置の
構成を示す側面図である。

【図１８】図１７の読取り光学系の様子を示すブロック
図である。

【図１９】信号処理部内の様子を示すブロック図であ
る。

【図２０】並替回路内の構成を示すブロック図である。

【図２１】図２０の各メモリ内での書込み及び読出しの
状態を示す状態図である。

【図２２】図２０の各部における各種信号波形の様子を
示す状態図である。

【図２３】図２０の並替回路の変形例を示すブロック図
である。

【図２４】図２３の各メモリ内での書込み及び読出しの
状態を示す状態図である。

【図２５】図２３の各部における各種信号波形の様子を
示す状態図である。

【図２６】図２０の並替回路の他の変形例を示すブロッ
ク図である。

【図２７】図２６の各メモリ内での書込み及び読出しの
状態を示す状態図である。

【図２８】図２６の各部における各種信号波形の様子を
示す状態図である。

【図２９】３ラインのカラー読取り光学系の信号処理部
内の構成を示すブロック図である。

【符号の説明】

２原稿３照明光源４ａ，４ｂ結像手段５ａ，５ｂ光電変換素子９駆動手段１０信号処理手段１３並替回路２２ａ，２２ｂ光電変換素子３０並替回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月１５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図２】並替回路内の構成を示すブロック図である。

【図３】画像読取装置の構成を示す側面図である。

【図１９】信号処理部内の様子を示すブロック図であ
る。

【図２０】並替回路内の構成を示すブロック図である。

【符号の説明】２原稿３照明光源４ａ，４ｂ結像手段５ａ，５ｂ光電変換素子９駆動手段１０信号処理手段１３並替回路２２ａ，２２ｂ光電変換素子３０並替回路

Claims

【特許請求の範囲】

【請求項１】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記光電変換素子のはじめに読出される画素
に対応する原稿位置が前記原稿領域の主走査方向のほぼ
中央で、かつ、それに続いて読出される画素に対応する
原稿位置の方向が互いに逆方向とし、原稿画像の中心部
分から互いに逆方向に並列に出力された２つのデータ列
を前記原稿画像の端のデータから順に並んだ１つの直列
データ列として出力する並替回路を前記信号処理手段内
に設けたことを特徴とする画像読取装置。
【請求項２】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記光電変換素子のはじめに読出される画素
に対応する原稿位置が前記原稿領域の主走査方向のほぼ
中央で、かつ、それに続いて読出される画素に対応する
原稿位置の方向が互いに逆方向とし、前記原稿以外から
の反射光を遮光するように前記光電変換素子の前面に遮
光板を設け、前記原稿領域に対応した画素のみを読出し
その読出した画素数に対応して原稿画像の中心部分から
互いに逆方向に並列に出力された２つのデータ列を前記
原稿画像の端のデータから順に並んだ１つの直列データ
として出力する並替回路を前記信号処理手段内に設けた
ことを特徴とする画像読取装置。
【請求項３】原稿を照明する照明光源と、前記原稿か
らの反射光を結像する結像手段と、その結像した反射光
を光電変換する２つの光電変換素子と、これら光電変換
素子を駆動する駆動手段と、前記光電変換素子の出力信
号を信号処理する信号処理手段とを備えた画像読取装置
において、前記原稿以外からの反射光を遮光するように
前記光電変換素子の前面に位置して配置された遮光板
と、原稿サイズ検知手段と、照明光源制御手段と、副走
査速度制御手段とを備え、前記光電変換素子のはじめに
読出される画素に対応する原稿位置が前記原稿領域の主
走査方向のほぼ中央で、かつ、それに続いて読出される
画素に対応する原稿位置の方向が互いに逆方向とされ、
原稿のサイズにより原稿領域に対応した画素のみを読出
し、照明光源の強度、副走査速度の制御を行い、前記原
稿領域に対応した画素のみを読出しその読出した画素数
に対応して原稿画像の中心部分から互いに逆方向に並列
に出力された２つのデータ列を前記原稿画像の端のデー
タから順に並んだ１つの直列データとして出力する並替
回路を前記信号処理手段内に設けたことを特徴とする画
像読取装置。