JPS62104215A - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JPS62104215A JPS62104215A JP24372185A JP24372185A JPS62104215A JP S62104215 A JPS62104215 A JP S62104215A JP 24372185 A JP24372185 A JP 24372185A JP 24372185 A JP24372185 A JP 24372185A JP S62104215 A JPS62104215 A JP S62104215A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- level
- signal
- trigger level
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔組莱上の利用分野〕
本発明は、オシロスコープ又はこれに類似した製減のト
リガ回路に関するものである。
リガ回路に関するものである。
トリガ回路におけるトリガ１ど力発生１ｇｌ路は、電圧
コンパレータヲ含み、このコンパレータで入力ＩＫ号と
トリガレベルと全比較し、入力信号がトリガレベルを横
切った時にトリガ信号を発生する様に構成されている。
コンパレータヲ含み、このコンパレータで入力ＩＫ号と
トリガレベルと全比較し、入力信号がトリガレベルを横
切った時にトリガ信号を発生する様に構成されている。
なお、ノイズに応答してトリガ１バ号が発生することを
防ぐために、コンパレータはヒステリシスを有する。
防ぐために、コンパレータはヒステリシスを有する。
ところで、入力ｇ号の振幅が惚めて小さい場合には、ヒ
ステリシスの幅ヲ決める２つのレベルを入力信号が周期
性を有して憔切ることが難しくなり、トリガ信号が周期
性を有して発生しなくなる。
ステリシスの幅ヲ決める２つのレベルを入力信号が周期
性を有して憔切ることが難しくなり、トリガ信号が周期
性を有して発生しなくなる。
この結末、トリガ信号をオシロスコープの掃引回路に供
給する場合においては、掃引が周期性を封して行われな
くなり、ＣＲＴ￥を口上の表示にチ２ンキが生じる。
給する場合においては、掃引が周期性を封して行われな
くなり、ＣＲＴ￥を口上の表示にチ２ンキが生じる。
そこで、本発明の目的は、非周期的なトリガ信号の発生
を阻止したトリガ回路を提供することにある。
を阻止したトリガ回路を提供することにある。
上記目的を達成するだめの本発明は、トリガレベル発生
回路と、このトリガレベル発生回路から与エラレるトリ
ガレベルと入力信号とを比較してトリガ信号を発生する
トリガ信号発生回路と、前記トリガ信号の有無を検出す
るトリガ検出回路とｔ−備え、前記トリガレベル発生１
ｇｌ路は、前記トリガレベ、’Ｌ／ｌｉ化させることが
できるように構成され、ＭｉＪ記トジトリガレベル化と
前記トリガ検出回路の出力との関係から前記入力信号の
振幅に対応したトリガレベルの範囲を検出する機能を有
し、ｐＨＪ記トリガレベルの範囲がＰＪｒ定乾囲範囲も
小さい場合にはｉｊＩ記トジトリガレベル囲外Ｋ ）
ＩＪガレペルを設定し、前記トリガレベルの範囲が前記
所定範囲よりも大きい場合には前記トリガレベルの範囲
内にトリガレベルを設定するように構成されていること
を特徴とするトリガ回路に係わるものである。
回路と、このトリガレベル発生回路から与エラレるトリ
ガレベルと入力信号とを比較してトリガ信号を発生する
トリガ信号発生回路と、前記トリガ信号の有無を検出す
るトリガ検出回路とｔ−備え、前記トリガレベル発生１
ｇｌ路は、前記トリガレベ、’Ｌ／ｌｉ化させることが
できるように構成され、ＭｉＪ記トジトリガレベル化と
前記トリガ検出回路の出力との関係から前記入力信号の
振幅に対応したトリガレベルの範囲を検出する機能を有
し、ｐＨＪ記トリガレベルの範囲がＰＪｒ定乾囲範囲も
小さい場合にはｉｊＩ記トジトリガレベル囲外Ｋ ）
ＩＪガレペルを設定し、前記トリガレベルの範囲が前記
所定範囲よりも大きい場合には前記トリガレベルの範囲
内にトリガレベルを設定するように構成されていること
を特徴とするトリガ回路に係わるものである。
上記発明のトリガレベル発生回路は、入力信号の振幅に
対応したトリガレベルの範囲を検出し、この範囲が所定
範囲よりも狭い場合には、トリガレベルの範囲外にトリ
ガレベルを設定する。この結果、入カイば号の振幅が小
さい場合には、その入力信号はトリガレベルを慣切らな
（なり、トリガ信号が発生しない。これにより、不安定
なトリガ１ｄ号の発生が阻止される。
対応したトリガレベルの範囲を検出し、この範囲が所定
範囲よりも狭い場合には、トリガレベルの範囲外にトリ
ガレベルを設定する。この結果、入カイば号の振幅が小
さい場合には、その入力信号はトリガレベルを慣切らな
（なり、トリガ信号が発生しない。これにより、不安定
なトリガ１ｄ号の発生が阻止される。
次に、第１図〜第３図を参照して本発明のｌ笑ｍ？ＩＪ
に係わるオシロスコープのトリガ回路について説明する
。第１図に示すトリガ回路は、トリ力信号発生回路を構
成するコンパレータＩｌｌと、このコンパレータ１１１
にトリガレベルを与えるトリガレベル発生回路（２）と
、トリガ（，４号の有無を検出するトリガ検出回路（３
）とから成る。
に係わるオシロスコープのトリガ回路について説明する
。第１図に示すトリガ回路は、トリ力信号発生回路を構
成するコンパレータＩｌｌと、このコンパレータ１１１
にトリガレベルを与えるトリガレベル発生回路（２）と
、トリガ（，４号の有無を検出するトリガ検出回路（３
）とから成る。
トリカ佃号発生用コンパレータｉｌ＋の一方の入力端子
は、被観測波形信号に対応した入力信号Ｓ、が入力する
信号入力端子（４）に接続され、他方の入力端子はトリ
ガレベル発生回路（２）の出力端子に接続されている。
は、被観測波形信号に対応した入力信号Ｓ、が入力する
信号入力端子（４）に接続され、他方の入力端子はトリ
ガレベル発生回路（２）の出力端子に接続されている。
従って、コンパレータｉｌｌはトリガレベル発生回路（
２）から与えられる例えば第２１因のトリガレベルＶｓ
を入力信号Ｓｔが横切った時に第２図（Ｂ）の高レベ
ルのトリガ信号を発生する。コンノ（レータｆｉ＋はヒ
ステリシスヲ有するので、ヒステリシスの上限レベル即
ちトリガレベルＶ、を下側から上側に向って入力信号Ｓ
１が横切った時に扁レベルのトリガ信号が発生し、第２
１因に示すヒステリシスの下限レベル■２ヲ上側から下
側に回って横切った時にトリガ信号は低レベルに戻る。
２）から与えられる例えば第２１因のトリガレベルＶｓ
を入力信号Ｓｔが横切った時に第２図（Ｂ）の高レベ
ルのトリガ信号を発生する。コンノ（レータｆｉ＋はヒ
ステリシスヲ有するので、ヒステリシスの上限レベル即
ちトリガレベルＶ、を下側から上側に向って入力信号Ｓ
１が横切った時に扁レベルのトリガ信号が発生し、第２
１因に示すヒステリシスの下限レベル■２ヲ上側から下
側に回って横切った時にトリガ信号は低レベルに戻る。
コンパレータｉｌ＋の出力端子に接続されたトリガ検出
回路（３）は、リトリガラブル（書トリガ可能）率女定
マルチパイプレークにより構成され、トリガ１ｇ号Ｓ、
が所定周期で発生している限り、例えば簡レベルの出力
を発生し続け、一定時間以内にトリガ信号Ｓ、が発生し
ない場合には低レベル出力になる株に構成されている。
回路（３）は、リトリガラブル（書トリガ可能）率女定
マルチパイプレークにより構成され、トリガ１ｇ号Ｓ、
が所定周期で発生している限り、例えば簡レベルの出力
を発生し続け、一定時間以内にトリガ信号Ｓ、が発生し
ない場合には低レベル出力になる株に構成されている。
トリガレベル発生回路（２）は、マイクロコンピュータ
（５）とＤ／Ａ変換器（６）とから成り、トリガ検出回
路（３）の出力を使用して自動的に最適トリガレベルを
設定するように構成されている。また、トリガレベル発
生回路（２）は入力信号Ｓ、が最大振幅の時のマイナス
ピークよりも下のレベルからプラスピークよりも上のレ
ベルまでの出力レベル範囲をもつように調￥１１されて
いる。マイクロコンピュータ（５）は、ＣＰ Ｕ （７
１、ＲＯＭ ＋８１、ＲＡ Ｍ （９１、入力ポートｕ
ｌ、出力ホードａυ、及びバスｕ２１から成る公知のも
のであり、第３図のフローチャートの処理全実行するた
めのプログラムを内蔵している。
（５）とＤ／Ａ変換器（６）とから成り、トリガ検出回
路（３）の出力を使用して自動的に最適トリガレベルを
設定するように構成されている。また、トリガレベル発
生回路（２）は入力信号Ｓ、が最大振幅の時のマイナス
ピークよりも下のレベルからプラスピークよりも上のレ
ベルまでの出力レベル範囲をもつように調￥１１されて
いる。マイクロコンピュータ（５）は、ＣＰ Ｕ （７
１、ＲＯＭ ＋８１、ＲＡ Ｍ （９１、入力ポートｕ
ｌ、出力ホードａυ、及びバスｕ２１から成る公知のも
のであり、第３図のフローチャートの処理全実行するた
めのプログラムを内蔵している。
次に、このトリガ回路の動作を１ｉ５ｉ、関する。
まず、６３図のフローチャートのステラフＰ１に示す如
く、ディジタル出力をゼロにする。即ち、ＣＰ Ｕ （
７１が内蔵するカウンタから出力ポートｕｕｉ介してＤ
／Ａ変換器（６）にゼロを示す１２ビツトのディジタル
出力を与える。これにより、Ｄ／Ａ変換器（６）は第２
１囚に示す如くアナログ埴で最低トリカレペ）ｖ Ｖ。
く、ディジタル出力をゼロにする。即ち、ＣＰ Ｕ （
７１が内蔵するカウンタから出力ポートｕｕｉ介してＤ
／Ａ変換器（６）にゼロを示す１２ビツトのディジタル
出力を与える。これにより、Ｄ／Ａ変換器（６）は第２
１囚に示す如くアナログ埴で最低トリカレペ）ｖ Ｖ。
をコンパレータｆｉｌに与える。
次に、ステップＰ２において、入力ボートＱ■を介して
トリガ検出信号Ｓｓｔ ＣＰ Ｕ （７）に読み込み、
トリガ検出信号Ｓ、が低レベル（ト）であるか否かを判
定する。即ち、トリガ信号Ｓ、が一定周期で発生してい
るか否か全判定する。トリガ信号Ｓ、が発生している時
には、トリガ検出信号Ｓ３が高レベル０になり、ＮＯの
出力が得られ、ステップＰ！の動作が繰返される。一方
、トリガ信号Ｓ！が発生していない時には、トリガ検出
信号Ｓ、が低レベル（ト）になり、ＹＥＳの出力が得ら
れ、次のステップＰｓに行く。
トリガ検出信号Ｓｓｔ ＣＰ Ｕ （７）に読み込み、
トリガ検出信号Ｓ、が低レベル（ト）であるか否かを判
定する。即ち、トリガ信号Ｓ、が一定周期で発生してい
るか否か全判定する。トリガ信号Ｓ、が発生している時
には、トリガ検出信号Ｓ３が高レベル０になり、ＮＯの
出力が得られ、ステップＰ！の動作が繰返される。一方
、トリガ信号Ｓ！が発生していない時には、トリガ検出
信号Ｓ、が低レベル（ト）になり、ＹＥＳの出力が得ら
れ、次のステップＰｓに行く。
ステップＰ３ではＣＰ Ｕ （７）から＋１したディジ
タル出力を発生させ、出力ポートｕυを介してＤ／Ａ変
換器（６）に入力させる。即ち、Ｄ／Ａ変換器（６）の
入力ディジタル値を１だけ大きくする。この結果、Ｄ／
Ａ変換器（６）からコンパレータ（１１に与えられるト
リガレベルもＩＮ高くなる。
タル出力を発生させ、出力ポートｕυを介してＤ／Ａ変
換器（６）に入力させる。即ち、Ｄ／Ａ変換器（６）の
入力ディジタル値を１だけ大きくする。この結果、Ｄ／
Ａ変換器（６）からコンパレータ（１１に与えられるト
リガレベルもＩＮ高くなる。
次に、ステップＰ４において、トリガ検出信号Ｓ。
が高レベル０になったか否かを判定する。１段高められ
たトリガレベルでもトリガ信号Ｓ、が得られない時は、
ＮＯの出力が得られ、ステップＰｓにおいて再びディジ
タル出力が１段高められる。ステップＰ３の動作でディ
ジタル値を階段旧に上げると、Ｄ／Ａ変換器（６）から
送出されるアナログ値即ちトリガレベルも保々に尚くな
り、第２１囚のＶｌになると、入力信号Ｓｌがトリガレ
ベルＶ、に一致し又はトリガレベルＶ、ｔ−横切るため
にトリガ信号Ｓ、が発生する。トリガ信号Ｓ！が発生す
ると、ステップＰ４の出力はＹＥＳになり、次のステッ
プＰ、に行く。
たトリガレベルでもトリガ信号Ｓ、が得られない時は、
ＮＯの出力が得られ、ステップＰｓにおいて再びディジ
タル出力が１段高められる。ステップＰ３の動作でディ
ジタル値を階段旧に上げると、Ｄ／Ａ変換器（６）から
送出されるアナログ値即ちトリガレベルも保々に尚くな
り、第２１囚のＶｌになると、入力信号Ｓｌがトリガレ
ベルＶ、に一致し又はトリガレベルＶ、ｔ−横切るため
にトリガ信号Ｓ、が発生する。トリガ信号Ｓ！が発生す
ると、ステップＰ４の出力はＹＥＳになり、次のステッ
プＰ、に行く。
ステップＰｓではステップＰ４の出力がＹＥＳになった
時のディジタル値（ａ） ｋ保持する。即ち、トリガレ
ベルの範囲の下限トリガレベルを保持する。
時のディジタル値（ａ） ｋ保持する。即ち、トリガレ
ベルの範囲の下限トリガレベルを保持する。
次に、ステップＰ６において、ＣＰＵ（７１が内蔵して
いるカウンタの最大値を出力ポート（Ｉｌｌヲ介してＤ
／Ａ変換器（６）に入力させ、コンパレータ１１＋に第
２１囚に示す最大トリガレベルＶ、″Ｉｔ与える。
いるカウンタの最大値を出力ポート（Ｉｌｌヲ介してＤ
／Ａ変換器（６）に入力させ、コンパレータ１１＋に第
２１囚に示す最大トリガレベルＶ、″Ｉｔ与える。
次に、ステップＰ？において、トリガ慣出（ｉ号Ｓ３が
低レベル（ト）か否かを判定し、ＮＯであればこのステ
ップＰｙ全Ｍ返し、ＹＥＳであれば次のステップＰ、に
行く。
低レベル（ト）か否かを判定し、ＮＯであればこのステ
ップＰｙ全Ｍ返し、ＹＥＳであれば次のステップＰ、に
行く。
ステップＰ、では、出力ポートｕ］Ｊ１ｃ介してＤ／Ａ
変換器（６）に与えるディジタル値を１だけ下げる。
変換器（６）に与えるディジタル値を１だけ下げる。
次に、ステップＰ９においてトリガ検出信号Ｓ３が高レ
ベル０か否かを判定し、ＮＯであれば再びステップＰ、
でディジタル１ｉｆ’ｋｌだけ下げる。この動作を繰返
すと、Ｄ／Ａ変換器（６）からコンパレータ（１）に与
えられるトリガレベルが第２１囚の■、から■４に回っ
て徐々に下り、トリガレベルがＶ、になると、トリガ（
ｍ号Ｓ、が発生し、トリガ検出信号Ｓ、が高レベル０に
なり、ステップＰ、でＹＥＳの出力が得られる。
ベル０か否かを判定し、ＮＯであれば再びステップＰ、
でディジタル１ｉｆ’ｋｌだけ下げる。この動作を繰返
すと、Ｄ／Ａ変換器（６）からコンパレータ（１）に与
えられるトリガレベルが第２１囚の■、から■４に回っ
て徐々に下り、トリガレベルがＶ、になると、トリガ（
ｍ号Ｓ、が発生し、トリガ検出信号Ｓ、が高レベル０に
なり、ステップＰ、でＹＥＳの出力が得られる。
ステップＰＩＧでは、ステップＰ、でＹＥＳになった時
のトリガレベル■４に対応するディジタル値ｂｌ保持す
る。
のトリガレベル■４に対応するディジタル値ｂｌ保持す
る。
次に、ステップｐＨにおいて（ａ＋ｂ）／２＝ｃを求め
る。即ち、ステップＰ、で保持したａ （Ｖ１対応埴）
とステップＰＩＯで保持したｂ （Ｖ４対応値）とを上
記の式に代入し、ｃ＝２求め、この値ｃｆカウンタかも
出力させる。この（ａ ＋ ｂ ） ／ ２のディジタ
ル値ＣｆｔＤ／Ａ変換器（６）に入力させると、第２１
囚のトリガレベルＶ、が得られる。
る。即ち、ステップＰ、で保持したａ （Ｖ１対応埴）
とステップＰＩＯで保持したｂ （Ｖ４対応値）とを上
記の式に代入し、ｃ＝２求め、この値ｃｆカウンタかも
出力させる。この（ａ ＋ ｂ ） ／ ２のディジタ
ル値ＣｆｔＤ／Ａ変換器（６）に入力させると、第２１
囚のトリガレベルＶ、が得られる。
次に、ステップＰ□において、ステップＰ、とＰＩＧで
保持したａとｂに基づいて、ｂ −ａ≦ｘｆ判定する。
保持したａとｂに基づいて、ｂ −ａ≦ｘｆ判定する。
Ｘは所定値であり、第２１囚に示すヒステリシスＶｓ−
Ｖ１と同−又はこれに近いアナログ値に対応するように
決定されている。従って、ｂ −ａ≦ＸがＹＥＳである
ということは、トリガレベルの範囲■１〜Ｖ４が憔めて
狭いことを意味する。
Ｖ１と同−又はこれに近いアナログ値に対応するように
決定されている。従って、ｂ −ａ≦ＸがＹＥＳである
ということは、トリガレベルの範囲■１〜Ｖ４が憔めて
狭いことを意味する。
ステップｐａｔの出力がＹＥＳである時には、ステップ
ＰＩ！で、ステップｐＨの値Ｃに所定１ｕ！ ｙを加え
る。
ＰＩ！で、ステップｐＨの値Ｃに所定１ｕ！ ｙを加え
る。
このｙの値は、トリガレベルＶ、ｔ−人力信号ＳＬの振
幅範囲外に移動するように設定されている。
幅範囲外に移動するように設定されている。
ステップＰ１２の出力がＮｏの時にはステップＰＩ４に
行き、ステップＦｉｌで決定された値ＣがＣＰ Ｕ （
７１内のカウンタから出カポ−）（ｉｎ介してＤ／Ａｆ
侯器（６）に送られる。ステップＰＩ２の出力がＹＥＳ
の時にはステップＰＩ３のｃ＋ｙがステップＰＩ４にお
いてＤ／Ａ変換器（６）に与えられる。
行き、ステップＦｉｌで決定された値ＣがＣＰ Ｕ （
７１内のカウンタから出カポ−）（ｉｎ介してＤ／Ａｆ
侯器（６）に送られる。ステップＰＩ２の出力がＹＥＳ
の時にはステップＰＩ３のｃ＋ｙがステップＰＩ４にお
いてＤ／Ａ変換器（６）に与えられる。
ステップＰ１６においては、トリガ検出（Ｋ号Ｓｓの変
化を判定し、Ｎｏであれはこれを緑返し、ＹＥＳであれ
ばステップＰ、に行く。
化を判定し、Ｎｏであれはこれを緑返し、ＹＥＳであれ
ばステップＰ、に行く。
上述の如（ｂ −ａ≦Ｘが成立する時にｃ＋ｙに対応す
るトリガレベルを設定すれば、トリガ信号Ｓ、が発生し
なくなるので、ＣＲＴ１！ｆ面に入力信号Ｓ１に対応す
る波形が表示されな（なる。もし、ｂ−ａ≦Ｘが成立す
る状態において、Ｃに対応するトリガレベルを設定する
と、不規則にトリガ信号Ｓ、が発生し、掃引が不規則に
なり、表示成形のチラッキが生じる。これに対し、本実
施例では波形表示が糸上されるので、不良波形表示が行
われない。
るトリガレベルを設定すれば、トリガ信号Ｓ、が発生し
なくなるので、ＣＲＴ１！ｆ面に入力信号Ｓ１に対応す
る波形が表示されな（なる。もし、ｂ−ａ≦Ｘが成立す
る状態において、Ｃに対応するトリガレベルを設定する
と、不規則にトリガ信号Ｓ、が発生し、掃引が不規則に
なり、表示成形のチラッキが生じる。これに対し、本実
施例では波形表示が糸上されるので、不良波形表示が行
われない。
本発明は上述の実施例に限定されるものでなく、変形可
能なものである。例えば、マイクロコンピュータ（５）
の代りに、第３図に示すフローチャートの谷ステップｔ
−実行するための独立の回路を設けてもよい。また、ア
ナログ処理でＣ又はｃ ＋ ｙに対応するトリガレベル
を設定する様にしてもよい。
能なものである。例えば、マイクロコンピュータ（５）
の代りに、第３図に示すフローチャートの谷ステップｔ
−実行するための独立の回路を設けてもよい。また、ア
ナログ処理でＣ又はｃ ＋ ｙに対応するトリガレベル
を設定する様にしてもよい。
また、ａ及びｂの値を第２図でトリガレベ／Ｌ／ｌ−ｖ
。
。
からｖｓに向って沿設状に変化させることによって求め
てもよい。また、最終的なトリガレベルを（ａ ＋ ｂ
） ／ ２とせずに、入力信号Ｓ、の中心よりも下又
は上にずらしてもよい。
てもよい。また、最終的なトリガレベルを（ａ ＋ ｂ
） ／ ２とせずに、入力信号Ｓ、の中心よりも下又
は上にずらしてもよい。
上述から明らかな如く、本発明によれば、入力信号の振
幅が小さい場合には、トリガ信号を発生させないように
トリガレベルが制御４１されるため、周期性のないトリ
ガ信号（不安定なトリガ１３号）の発生が阻止され、ト
リガ（ｇ号でトリガされる装置の不安定動作が阻止され
る。
幅が小さい場合には、トリガ信号を発生させないように
トリガレベルが制御４１されるため、周期性のないトリ
ガ信号（不安定なトリガ１３号）の発生が阻止され、ト
リガ（ｇ号でトリガされる装置の不安定動作が阻止され
る。
第１図は本発明の１実施例に係わるトリガ回路のブロッ
ク図、 第２図は第１図の各部の状態を示す阪形図、第３図は第
１図のトリガ回路の動作を示す流れ図である。 ｉｌｌ・・・コンパレータ、（２）・・・トリガレベル
発生回路、（３）・・・トリガ検出回路、（４）・・・
信号入力端子、（５）・・・マイクロコンピュータ、（
６）・・・Ｄ／Ａ変換器。
ク図、 第２図は第１図の各部の状態を示す阪形図、第３図は第
１図のトリガ回路の動作を示す流れ図である。 ｉｌｌ・・・コンパレータ、（２）・・・トリガレベル
発生回路、（３）・・・トリガ検出回路、（４）・・・
信号入力端子、（５）・・・マイクロコンピュータ、（
６）・・・Ｄ／Ａ変換器。
Claims (1)
- （１）トリガレベル発生回路と、このトリガレベル発生
回路から与えられるトリガレベルと入力信号とを比較し
てトリガ信号を発生するトリガ信号発生回路と、前記ト
リガ信号の有無を検出するトリガ検出回路とを備え、 前記トリガレベル発生回路は、前記トリガレベルを変化
させることができるように構成され、前記トリガレベル
の変化と前記トリガ検出回路の出力との関係から前記入
力信号の振幅に対応したトリガレベルの範囲を検出する
機能を有し、前記トリガレベルの範囲が所定範囲よりも
小さい場合には前記トリガレベルの範囲外にトリガレベ
ルを設定し、前記トリガレベルの範囲が前記所定範囲よ
りも大きい場合には前記トリガレベルの範囲内にトリガ
レベルを設定するように構成されていることを特徴とす
るトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24372185A JPS62104215A (ja) | 1985-10-30 | 1985-10-30 | トリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24372185A JPS62104215A (ja) | 1985-10-30 | 1985-10-30 | トリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104215A true JPS62104215A (ja) | 1987-05-14 |
Family
ID=17107999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24372185A Pending JPS62104215A (ja) | 1985-10-30 | 1985-10-30 | トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104215A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151775A (ja) * | 1988-12-02 | 1990-06-11 | Yokogawa Electric Corp | 自動トリガ装置 |
| US5157533A (en) * | 1990-02-26 | 1992-10-20 | Minolta Camera Co., Ltd. | Multi-beam optical system |
| CN103901243A (zh) * | 2012-12-25 | 2014-07-02 | 北京普源精电科技有限公司 | 一种具有高触发精度的示波器 |
| CN104076178A (zh) * | 2013-03-27 | 2014-10-01 | 苏州普源精电科技有限公司 | 一种具有改进触发功能的示波器 |
| CN105548641A (zh) * | 2015-12-15 | 2016-05-04 | 大豪信息技术（威海）有限公司 | 波形触发装置、用于波形触发的示波器及波形触发方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50138711A (ja) * | 1974-04-22 | 1975-11-05 | ||
| JPS5212868A (en) * | 1975-07-22 | 1977-01-31 | Iwatsu Electric Co Ltd | Automatic synchronizing signal generating circuit |
| JPS5341114A (en) * | 1976-09-28 | 1978-04-14 | Okura Denki Co Ltd | Repeater system for data transmission |
-
1985
- 1985-10-30 JP JP24372185A patent/JPS62104215A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50138711A (ja) * | 1974-04-22 | 1975-11-05 | ||
| JPS5212868A (en) * | 1975-07-22 | 1977-01-31 | Iwatsu Electric Co Ltd | Automatic synchronizing signal generating circuit |
| JPS5341114A (en) * | 1976-09-28 | 1978-04-14 | Okura Denki Co Ltd | Repeater system for data transmission |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02151775A (ja) * | 1988-12-02 | 1990-06-11 | Yokogawa Electric Corp | 自動トリガ装置 |
| US5157533A (en) * | 1990-02-26 | 1992-10-20 | Minolta Camera Co., Ltd. | Multi-beam optical system |
| CN103901243A (zh) * | 2012-12-25 | 2014-07-02 | 北京普源精电科技有限公司 | 一种具有高触发精度的示波器 |
| CN104076178A (zh) * | 2013-03-27 | 2014-10-01 | 苏州普源精电科技有限公司 | 一种具有改进触发功能的示波器 |
| CN105548641A (zh) * | 2015-12-15 | 2016-05-04 | 大豪信息技术（威海）有限公司 | 波形触发装置、用于波形触发的示波器及波形触发方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859392A (en) | Method and apparatus for reducing noise in an electrostatic digitizing tablet | |
| US5498985A (en) | Dual comparator trigger circuit for glitch capture | |
| JPS62104215A (ja) | トリガ回路 | |
| CN1351415A (zh) | 高精度相位检波器 | |
| JPH0442061A (ja) | 信号レベル検出方法及び信号レベル検出装置 | |
| JPH0446418A (ja) | ディジタル／アナログコンバータ装置 | |
| JP3068034B2 (ja) | 周波数検出装置 | |
| JPS6184107A (ja) | 信号処理方式 | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| RU2050688C1 (ru) | Цифровой генератор синусоидальных сигналов | |
| SU1124334A1 (ru) | Усилитель-ограничитель | |
| JP3322419B2 (ja) | デジタル表示装置 | |
| CA2178847A1 (en) | Tracking filter | |
| SU1674000A1 (ru) | Способ контрол импульсов с уплошенной вершиной и устройство дл его осуществлени | |
| JP2818499B2 (ja) | データ検出回路 | |
| JPH04204195A (ja) | 時間測定装置 | |
| JP3033206B2 (ja) | トリガ発生回路 | |
| RU1815621C (ru) | Устройство дл контрол процесса регенерации технологических растворов и промывных вод | |
| SU1466509A1 (ru) | Самонастраивающа с система регулировани | |
| JPH04633A (ja) | 信号処理装置 | |
| JPH0345116A (ja) | 保護継電器 | |
| JPH0434314A (ja) | 誤差検出回路 | |
| JP2624810B2 (ja) | 無効電力補償装置 | |
| KR20040084081A (ko) | 펄스폭변조 신호 출력 장치의 성능 향상 방법 | |
| JPH0454459A (ja) | 電圧比較回路 |