JP2818499B2 - データ検出回路 - Google Patents
データ検出回路Info
- Publication number
- JP2818499B2 JP2818499B2 JP3071374A JP7137491A JP2818499B2 JP 2818499 B2 JP2818499 B2 JP 2818499B2 JP 3071374 A JP3071374 A JP 3071374A JP 7137491 A JP7137491 A JP 7137491A JP 2818499 B2 JP2818499 B2 JP 2818499B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- peak value
- output
- variable amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ検出回路に関す
る。
る。
【０００２】
【従来の技術】従来のデータ検出回路の一例が、図３に
示される。図３に示されるように、この従来例は、制御
回路１２、可変増幅回路１３、ピーク電圧保持回路１
４、比較器１５、１９および２０、基準電圧発生回路１
６、電圧分圧回路１７および１８、およびＯＲ回路２１
により構成されている。
示される。図３に示されるように、この従来例は、制御
回路１２、可変増幅回路１３、ピーク電圧保持回路１
４、比較器１５、１９および２０、基準電圧発生回路１
６、電圧分圧回路１７および１８、およびＯＲ回路２１
により構成されている。
【０００３】図３において、端子５５よりアナログ入力
電圧１１２（電圧ＶS ）が可変増幅回路１３に入力され
ると、可変増幅回路１３において、予め設定されている
増幅度により増幅されて出力され、その出力電圧１１５
（電圧ＶO ）はピーク電圧保持回路１４に入力される。
ピーク電圧保持回路１４においては、出力電圧１１５の
最大電圧値ＶP が保持され、ピーク電圧保持回路１４の
出力電圧１１６（電圧ＶP ）は比較器１５に入力され
て、基準電圧発生回路１６より入力される基準電圧１１
７（電圧ＶR ）と比較照合される。この比較器１５にお
ける比較判定結果は制御回路１２に入力される。
電圧１１２（電圧ＶS ）が可変増幅回路１３に入力され
ると、可変増幅回路１３において、予め設定されている
増幅度により増幅されて出力され、その出力電圧１１５
（電圧ＶO ）はピーク電圧保持回路１４に入力される。
ピーク電圧保持回路１４においては、出力電圧１１５の
最大電圧値ＶP が保持され、ピーク電圧保持回路１４の
出力電圧１１６（電圧ＶP ）は比較器１５に入力され
て、基準電圧発生回路１６より入力される基準電圧１１
７（電圧ＶR ）と比較照合される。この比較器１５にお
ける比較判定結果は制御回路１２に入力される。
【０００４】制御回路１２においては、比較器１５より
送られてくる比較判定結果と、端子５４より入力される
制御信号１１３に基づいて、可変増幅回路１３の増幅度
を制御する制御信号１１４を出力するが、基準電圧１１
４（ＶR ）よりもピーク電圧保持回路１４の出力電圧１
１６（ＶP ）の方が小さい場合には、可変増幅回路１３
の増幅度を上げるように制御が行われ、逆に、基準電圧
１１４（ＶR ）よりもピーク電圧保持回路１４の出力電
圧１１６（ＶP ）の方が大きい場合には、可変増幅回路
１３の増幅度を下げるように制御が行われる。このよう
な制御作用を介して、ピーク電圧保持回路１４の出力電
圧１１６（ＶP ）の電圧値は、最終的には基準電圧１１
７（ＶR ) の電圧値と等しくなり、可変増幅回路１３か
らは、略一定の出力電圧１１５（ＶO ）が得られること
になる。ここで、電圧分圧回路１７および１８において
は、ビーク電圧保持回路１４の電圧出力１１６（ＶP ）
が分圧され、それぞれ＋ＶP ／２および−ＶP ／２の電
圧１１８および１１９が出力されて、それぞれ比較器１
９および２０に入力される。これらの比較器１９および
２０に対しては、可変増幅回路１３より電圧出力１１５
（ＶO ）も入力されており、それぞれの比較器におい
て、電圧ＶO と＋ＶP ／２および−ＶP ／２の分圧電圧
の各レベルが比較され、それらの比較判定出力１２０お
よび１２１はＯＲ回路２１に入力されて論理加算され端
子５６よりデータ検出出力１２２が出力される。
送られてくる比較判定結果と、端子５４より入力される
制御信号１１３に基づいて、可変増幅回路１３の増幅度
を制御する制御信号１１４を出力するが、基準電圧１１
４（ＶR ）よりもピーク電圧保持回路１４の出力電圧１
１６（ＶP ）の方が小さい場合には、可変増幅回路１３
の増幅度を上げるように制御が行われ、逆に、基準電圧
１１４（ＶR ）よりもピーク電圧保持回路１４の出力電
圧１１６（ＶP ）の方が大きい場合には、可変増幅回路
１３の増幅度を下げるように制御が行われる。このよう
な制御作用を介して、ピーク電圧保持回路１４の出力電
圧１１６（ＶP ）の電圧値は、最終的には基準電圧１１
７（ＶR ) の電圧値と等しくなり、可変増幅回路１３か
らは、略一定の出力電圧１１５（ＶO ）が得られること
になる。ここで、電圧分圧回路１７および１８において
は、ビーク電圧保持回路１４の電圧出力１１６（ＶP ）
が分圧され、それぞれ＋ＶP ／２および−ＶP ／２の電
圧１１８および１１９が出力されて、それぞれ比較器１
９および２０に入力される。これらの比較器１９および
２０に対しては、可変増幅回路１３より電圧出力１１５
（ＶO ）も入力されており、それぞれの比較器におい
て、電圧ＶO と＋ＶP ／２および−ＶP ／２の分圧電圧
の各レベルが比較され、それらの比較判定出力１２０お
よび１２１はＯＲ回路２１に入力されて論理加算され端
子５６よりデータ検出出力１２２が出力される。
【０００５】図４（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）および（ｆ）に示されるのは、各主要信号の動作
波形を示す図である。比較器１９においては、可変増幅
回路１３の電圧出力１１５（ＶO ）のレベルが＋ＶP ／
２のレベルよりも大きい時に論理レベル“１”出力さ
れ、逆に比較器１９においては、可変増幅回路１３の電
圧出力１１５（ＶO ）のレベルが−ＶP ／２のレベルよ
りも小さい時に論理レベル“１”出力される。従って、
可変増幅回路１３の電圧出力１１５（ＶO ）が、図４に
示されるように、オルタネート・マーク・インバーショ
ン（ＡＭＩ）符号である場合には、端子５６の出力をデ
ータ周期に同期したサンプリング・パルス（図４におけ
る（ｅ）参照）によりサンプリングすることにより、図
４（ｆ）に示される２値データを検出することができ
る。ちなみに、ＡＭＩ符号は“１”および“０”の２値
データを、“＋１”、“−１”および“０”の３値に変
換したもので、２値データの時の“１”を３値データの
“＋１”と“−１”に交互にふり分けたものとなってい
る。
（ｅ）および（ｆ）に示されるのは、各主要信号の動作
波形を示す図である。比較器１９においては、可変増幅
回路１３の電圧出力１１５（ＶO ）のレベルが＋ＶP ／
２のレベルよりも大きい時に論理レベル“１”出力さ
れ、逆に比較器１９においては、可変増幅回路１３の電
圧出力１１５（ＶO ）のレベルが−ＶP ／２のレベルよ
りも小さい時に論理レベル“１”出力される。従って、
可変増幅回路１３の電圧出力１１５（ＶO ）が、図４に
示されるように、オルタネート・マーク・インバーショ
ン（ＡＭＩ）符号である場合には、端子５６の出力をデ
ータ周期に同期したサンプリング・パルス（図４におけ
る（ｅ）参照）によりサンプリングすることにより、図
４（ｆ）に示される２値データを検出することができ
る。ちなみに、ＡＭＩ符号は“１”および“０”の２値
データを、“＋１”、“−１”および“０”の３値に変
換したもので、２値データの時の“１”を３値データの
“＋１”と“−１”に交互にふり分けたものとなってい
る。
【０００６】
【発明が解決しようとする課題】上述した従来のデータ
検出回路においては、可変増幅回路１３に雑音が介入す
ると、その出力電圧１１５（ＶO ）に重畳される雑音に
より、ピーク電圧保持回路１４の出力電圧１１６
（ＶP ）は、この雑音に追従して瞬時に変化し、雑音の
ピーク・レベルに到達してしまう。この様子は、図５
（ａ）に示されるとうりである。これより、電圧分圧回
路１７および１８の出力電圧１１８（＋ＶP ／２）およ
び１１９（−ＶP ／２）のレベルも、同時に変化するこ
とになる。この場合、ピーク電圧保持回路１４の出力電
圧１１６（ＶP ）のレベルが或る限度を越えると、図５
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）
に示されるように、可変増幅回路１３の出力電圧１１５
（ＶO ）が“１”のデータを示していても、比較器１９
および２０の出力データは論理“０”のままであり、デ
ータの検出が正常に行われないという結果を生じる。
検出回路においては、可変増幅回路１３に雑音が介入す
ると、その出力電圧１１５（ＶO ）に重畳される雑音に
より、ピーク電圧保持回路１４の出力電圧１１６
（ＶP ）は、この雑音に追従して瞬時に変化し、雑音の
ピーク・レベルに到達してしまう。この様子は、図５
（ａ）に示されるとうりである。これより、電圧分圧回
路１７および１８の出力電圧１１８（＋ＶP ／２）およ
び１１９（−ＶP ／２）のレベルも、同時に変化するこ
とになる。この場合、ピーク電圧保持回路１４の出力電
圧１１６（ＶP ）のレベルが或る限度を越えると、図５
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）
に示されるように、可変増幅回路１３の出力電圧１１５
（ＶO ）が“１”のデータを示していても、比較器１９
および２０の出力データは論理“０”のままであり、デ
ータの検出が正常に行われないという結果を生じる。
【０００７】即ち、従来のデータ検出回路においては、
可変増幅回路１３に雑音が介入すると、ピーク電圧保持
回路１４の電圧出力ＶP が雑音に追従して瞬時に変化
し、データ検出誤まりを生じるという欠点がある。
可変増幅回路１３に雑音が介入すると、ピーク電圧保持
回路１４の電圧出力ＶP が雑音に追従して瞬時に変化
し、データ検出誤まりを生じるという欠点がある。
【０００８】
【課題を解決するための手段】本発明のデータ検出回路
は、所定の入力電圧を増幅して出力する可変増幅回路
と、前記可変増幅回路の出力電圧を入力して、当該入力
電圧のピーク値を保持して出力するピーク値保持手段
と、前記ピーク値保持手段の出力電圧と、所定の基準電
圧との電圧レベルを比較して大小を判定する第１の比較
判定回路と、外部より入力される第１の制御信号と、前
記比較判定回路の大小判定結果とを参照して、第２およ
び第３の制御信号を生成して、それぞれ前記可変増幅回
路および前記ピーク値保持手段に送出する制御回路と、
前記ピーク値保持手段の出力電圧を入力して、正および
負の一対の電圧に分圧して出力する電圧分圧回路と、前
記電圧分圧回路により出力される正および負の一対の電
圧と、前記可変増幅回路より出力される出力電圧との電
圧レベルをそれぞれ個別に比較して大小を判定する第２
の比較判定回路と、前記第２の比較判定回路から出力さ
れる二つの大小判定結果を示すレベル信号の論理和をと
って出力する論理加算回路と、を備え、前記第２の制御
信号により、前記可変増幅回路の増幅率に対する制御作
用を行うとともに、前記第３の制御信号により、前記ピ
ーク値保持手段の周波数特性に対する制御作用を行うこ
とを特徴としている。
は、所定の入力電圧を増幅して出力する可変増幅回路
と、前記可変増幅回路の出力電圧を入力して、当該入力
電圧のピーク値を保持して出力するピーク値保持手段
と、前記ピーク値保持手段の出力電圧と、所定の基準電
圧との電圧レベルを比較して大小を判定する第１の比較
判定回路と、外部より入力される第１の制御信号と、前
記比較判定回路の大小判定結果とを参照して、第２およ
び第３の制御信号を生成して、それぞれ前記可変増幅回
路および前記ピーク値保持手段に送出する制御回路と、
前記ピーク値保持手段の出力電圧を入力して、正および
負の一対の電圧に分圧して出力する電圧分圧回路と、前
記電圧分圧回路により出力される正および負の一対の電
圧と、前記可変増幅回路より出力される出力電圧との電
圧レベルをそれぞれ個別に比較して大小を判定する第２
の比較判定回路と、前記第２の比較判定回路から出力さ
れる二つの大小判定結果を示すレベル信号の論理和をと
って出力する論理加算回路と、を備え、前記第２の制御
信号により、前記可変増幅回路の増幅率に対する制御作
用を行うとともに、前記第３の制御信号により、前記ピ
ーク値保持手段の周波数特性に対する制御作用を行うこ
とを特徴としている。
【０００９】なお、前記ピーク値保持手段は、前記可変
増幅回路の出力電圧を入力して、当該入力電圧のピーク
値を保持して出力するピーク値保持回路と、前記ピーク
値保持回路の出力電圧を入力して、前記第３の制御信号
を介して、周波数特性を制御調整する低域フィルタと、
を備えて構成してもよい。
増幅回路の出力電圧を入力して、当該入力電圧のピーク
値を保持して出力するピーク値保持回路と、前記ピーク
値保持回路の出力電圧を入力して、前記第３の制御信号
を介して、周波数特性を制御調整する低域フィルタと、
を備えて構成してもよい。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、制御回路
１と、可変増幅回路２と、ピーク電圧保持回路３と、低
域フィルタ４と、比較器５、９および１０と、基準電圧
発生回路６と、電圧分圧回路７および８と、ＯＲ回路１
１とを備えて構成される。
である。図１に示されるように、本実施例は、制御回路
１と、可変増幅回路２と、ピーク電圧保持回路３と、低
域フィルタ４と、比較器５、９および１０と、基準電圧
発生回路６と、電圧分圧回路７および８と、ＯＲ回路１
１とを備えて構成される。
【００１２】本発明の従来例との相違点は、ピーク電圧
検出手段として、ピーク電圧保持回路３ならびに低域フ
ィルタ４を備えており、制御回路１から出力される制御
信号により、低域フィルタ４の内部定数の設定値が制御
調整されていることである。
検出手段として、ピーク電圧保持回路３ならびに低域フ
ィルタ４を備えており、制御回路１から出力される制御
信号により、低域フィルタ４の内部定数の設定値が制御
調整されていることである。
【００１３】図１において、端子５２よりアナログ入力
電圧１０１（電圧ＶS ）が可変増幅回路２に入力される
と、可変増幅回路２においては、予め設定されている増
幅度により増幅されて出力され、その出力電圧１０４
（電圧ＶO ）はピーク電圧保持回路３に入力される。ピ
ーク電圧保持回路３においては、出力電圧１０４（電圧
ＶO ）の最大電圧値ＶP が保持され、ピーク電圧保持回
路３の出力電圧１０５（電圧ＶP1）は低域フィルタ４に
入力される。低域フィルタ４においては、前記最大電圧
値ＶP1に対応する出力電圧１０５に含まれる高周波成分
が除去され、その出力電圧１０７（ＶP2）は、比較器５
と、電圧分圧回路７および８に入力される。なお、この
場合において、低域フィルタ４においては、制御回路１
より送られてくる制御信号１０６を介して、フィルタの
時定数の修正およびフィルタのバイパス等を含む制御作
用が実行されるように回路構成が成されている。比較器
５においては、出力電圧１０７（ＶP2）は、基準電圧発
生回路６より入力される基準電圧１０８（電圧ＶR ）と
比較照合される。この比較器５における比較判定結果は
制御回路１に入力される。
電圧１０１（電圧ＶS ）が可変増幅回路２に入力される
と、可変増幅回路２においては、予め設定されている増
幅度により増幅されて出力され、その出力電圧１０４
（電圧ＶO ）はピーク電圧保持回路３に入力される。ピ
ーク電圧保持回路３においては、出力電圧１０４（電圧
ＶO ）の最大電圧値ＶP が保持され、ピーク電圧保持回
路３の出力電圧１０５（電圧ＶP1）は低域フィルタ４に
入力される。低域フィルタ４においては、前記最大電圧
値ＶP1に対応する出力電圧１０５に含まれる高周波成分
が除去され、その出力電圧１０７（ＶP2）は、比較器５
と、電圧分圧回路７および８に入力される。なお、この
場合において、低域フィルタ４においては、制御回路１
より送られてくる制御信号１０６を介して、フィルタの
時定数の修正およびフィルタのバイパス等を含む制御作
用が実行されるように回路構成が成されている。比較器
５においては、出力電圧１０７（ＶP2）は、基準電圧発
生回路６より入力される基準電圧１０８（電圧ＶR ）と
比較照合される。この比較器５における比較判定結果は
制御回路１に入力される。
【００１４】制御回路１においては、比較器５より送ら
れてくる比較判定結果と、端子５１より入力される制御
信号１０２に基づいて、可変増幅回路２の増幅度を制御
する制御信号１０３ならびに低域フィルタ４を制御する
ための制御信号１０９を出力する。この場合において、
基準電圧１０８（ＶR ）よりも低域フィルタ４の出力電
圧１０７（ＶP2）の方が小さい場合には、比較器５の出
力レベルはハイレベルとなり、制御端子５１より入力さ
れる制御信号１０２のタイミングに従って、可変増幅回
路２の増幅度を上げるように制御が行われる。かくし
て、可変増幅回路２の増幅度を上げてゆくことにより、
可変増幅回路２の出力電圧１０４（ＶO ）のレベルが基
準電圧１０８（ＶR ）よりも大きくなると、比較器５の
出力レベルはロウレベルとなり、制御回路１による可変
増幅回路２に対する増幅度の上方修正は停止される。こ
のような制御作用を介して、低域フィルタ４の出力電圧
１０７（ＶP1）の電圧値は、最終的に基準電圧ＶR に等
しくなり、可変増幅回路２におからは、略一定の出力電
圧ＶO が得られることになる。
れてくる比較判定結果と、端子５１より入力される制御
信号１０２に基づいて、可変増幅回路２の増幅度を制御
する制御信号１０３ならびに低域フィルタ４を制御する
ための制御信号１０９を出力する。この場合において、
基準電圧１０８（ＶR ）よりも低域フィルタ４の出力電
圧１０７（ＶP2）の方が小さい場合には、比較器５の出
力レベルはハイレベルとなり、制御端子５１より入力さ
れる制御信号１０２のタイミングに従って、可変増幅回
路２の増幅度を上げるように制御が行われる。かくし
て、可変増幅回路２の増幅度を上げてゆくことにより、
可変増幅回路２の出力電圧１０４（ＶO ）のレベルが基
準電圧１０８（ＶR ）よりも大きくなると、比較器５の
出力レベルはロウレベルとなり、制御回路１による可変
増幅回路２に対する増幅度の上方修正は停止される。こ
のような制御作用を介して、低域フィルタ４の出力電圧
１０７（ＶP1）の電圧値は、最終的に基準電圧ＶR に等
しくなり、可変増幅回路２におからは、略一定の出力電
圧ＶO が得られることになる。
【００１５】なお、以上の動作を短時間において行うた
めに、制御回路１より制御信号１０６が出力されて低域
フィルタ４に送られ、低域フィルタ４の時定数を小さく
するか、または低域フィルタをバイパスするかの何れか
を選択する制御作用が行われる。この制御作用を介し
て、低域フィルタ４の内部定数が適宜に設定される。
めに、制御回路１より制御信号１０６が出力されて低域
フィルタ４に送られ、低域フィルタ４の時定数を小さく
するか、または低域フィルタをバイパスするかの何れか
を選択する制御作用が行われる。この制御作用を介し
て、低域フィルタ４の内部定数が適宜に設定される。
【００１６】他方、電圧分圧回路７および８において
は、低域フィルタ４の出力電圧１０７（ＶP2）が分圧さ
れ、それぞれ＋ＶP2／２および−ＶP2／２の電圧１０９
および１１０が出力されて、それぞれ対応する比較器９
および１０に入力される。これらの比較器９および１０
に対しては、可変増幅回路２より出力電圧１０４
（ＶO ）も入力されており、それぞれの比較器におい
て、電圧ＶO と＋ＶP2／２および−ＶP2／２の分圧電圧
の各レベルが比較され、それらの比較判定出力１１１お
よび１１２はＯＲ回路１１に入力されて論理加算され、
端子５６よりデータ検出出力１１３が出力される。
は、低域フィルタ４の出力電圧１０７（ＶP2）が分圧さ
れ、それぞれ＋ＶP2／２および−ＶP2／２の電圧１０９
および１１０が出力されて、それぞれ対応する比較器９
および１０に入力される。これらの比較器９および１０
に対しては、可変増幅回路２より出力電圧１０４
（ＶO ）も入力されており、それぞれの比較器におい
て、電圧ＶO と＋ＶP2／２および−ＶP2／２の分圧電圧
の各レベルが比較され、それらの比較判定出力１１１お
よび１１２はＯＲ回路１１に入力されて論理加算され、
端子５６よりデータ検出出力１１３が出力される。
【００１７】図２（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）および（ｆ）に示されるのは、可変増幅回路２に
おいて雑音が介入した場合における、各主要信号の動作
波形を示す図である。このように、可変増幅回路１に雑
音が介入した場合には、ピーク電圧保持回路３の出力電
圧１０５（ＶP1）は、図２（ａ）に示されるように、雑
音に追従して瞬時に変化し、出力電圧ＶP1のレベルは雑
音のレベルに到達してしまう。この出力電圧ＶP1は低域
フィルタ４に入力されるが、低域フィルタ４において
は、その周波数特特性により、図（ａ）に見られるよう
に、出力電圧ＶP1の立上りが抑制されて徐々に増大する
出力電圧１０７（ＶP2）として出力される。しかも、前
述のように、一度２値データが検出された後において
は、低域フィルタ４の時定数は更に大きくなるように制
御されているため、低域フィルタ４の出力電圧１０７
（ＶP1）は更に緩やかに変化する波形となる。また、ピ
ーク値保持回路３においては、図２（ａ）に示されるよ
うに、その保持電圧が時間とともに低下する特性、即ち
リーク特性があるため、ピーク電圧保持回路３の出力電
圧１０５（ＶP1）を入力とする低域フィルタ４の出力電
圧１０７（ＶP2）の電圧上昇率も共に低下し、或る時間
経過後においては、出力電圧１０５（ＶP1）と１０７
（ＶP2）は、等しい電圧値となる。そして更に、リーク
特性により、出力電圧１０５（ＶP1）は低下し続け、最
後に、可変増幅回路２の出力電圧１０４（ＶO ）の電圧
レベルに復帰する。この間における電圧分圧回路７およ
び８の出力電圧１０９（＋ＶP2／２）および１１０（−
ＶP2／２）の変化は、図２（ａ）に示されるように、低
域フィルタ４の出力電圧１０７（ＶP2）の変化に追従す
るため、比較器９および１０から出力される比較出力１
１１および１１２を介して行われるデータ検出は正常に
行われ、雑音介入の影響を受けることがない。また、低
域フィルタ４の時定数をデータ検出前の時点とデータ検
出後の時点において変更するように制御が行なわれるた
め、データ検出に至るまでの時間と雑音に対する耐性と
を、それぞれ最適な値に設定することができる。
（ｅ）および（ｆ）に示されるのは、可変増幅回路２に
おいて雑音が介入した場合における、各主要信号の動作
波形を示す図である。このように、可変増幅回路１に雑
音が介入した場合には、ピーク電圧保持回路３の出力電
圧１０５（ＶP1）は、図２（ａ）に示されるように、雑
音に追従して瞬時に変化し、出力電圧ＶP1のレベルは雑
音のレベルに到達してしまう。この出力電圧ＶP1は低域
フィルタ４に入力されるが、低域フィルタ４において
は、その周波数特特性により、図（ａ）に見られるよう
に、出力電圧ＶP1の立上りが抑制されて徐々に増大する
出力電圧１０７（ＶP2）として出力される。しかも、前
述のように、一度２値データが検出された後において
は、低域フィルタ４の時定数は更に大きくなるように制
御されているため、低域フィルタ４の出力電圧１０７
（ＶP1）は更に緩やかに変化する波形となる。また、ピ
ーク値保持回路３においては、図２（ａ）に示されるよ
うに、その保持電圧が時間とともに低下する特性、即ち
リーク特性があるため、ピーク電圧保持回路３の出力電
圧１０５（ＶP1）を入力とする低域フィルタ４の出力電
圧１０７（ＶP2）の電圧上昇率も共に低下し、或る時間
経過後においては、出力電圧１０５（ＶP1）と１０７
（ＶP2）は、等しい電圧値となる。そして更に、リーク
特性により、出力電圧１０５（ＶP1）は低下し続け、最
後に、可変増幅回路２の出力電圧１０４（ＶO ）の電圧
レベルに復帰する。この間における電圧分圧回路７およ
び８の出力電圧１０９（＋ＶP2／２）および１１０（−
ＶP2／２）の変化は、図２（ａ）に示されるように、低
域フィルタ４の出力電圧１０７（ＶP2）の変化に追従す
るため、比較器９および１０から出力される比較出力１
１１および１１２を介して行われるデータ検出は正常に
行われ、雑音介入の影響を受けることがない。また、低
域フィルタ４の時定数をデータ検出前の時点とデータ検
出後の時点において変更するように制御が行なわれるた
め、データ検出に至るまでの時間と雑音に対する耐性と
を、それぞれ最適な値に設定することができる。
【００１８】更に、上記の説明においては、データ検出
レベルを＋ＶP2／２および−ＶP2／２として説明を行っ
ているが、このデータ検出レベルの値は、耐雑音性等を
考慮して任意に決められる値であることは云うまでもな
い。更に、低域フィルタの時定数およびピーク電圧保持
回路のリーク特性についても同様である。
レベルを＋ＶP2／２および−ＶP2／２として説明を行っ
ているが、このデータ検出レベルの値は、耐雑音性等を
考慮して任意に決められる値であることは云うまでもな
い。更に、低域フィルタの時定数およびピーク電圧保持
回路のリーク特性についても同様である。
【００１９】
【発明の効果】以上説明したように、本発明は、ピーク
電圧保持回路の出力電圧を低域フィルタを介して雑音レ
ベルによる影響を抑制し、且つ、当該低域フィルタの時
定数を、データ検出の前後において変更修正することに
より、データ検出誤まりを排除するとともに、データ検
出の時間と、雑音耐性特性とを最適な値に設定すること
ができるという効果がある。
電圧保持回路の出力電圧を低域フィルタを介して雑音レ
ベルによる影響を抑制し、且つ、当該低域フィルタの時
定数を、データ検出の前後において変更修正することに
より、データ検出誤まりを排除するとともに、データ検
出の時間と、雑音耐性特性とを最適な値に設定すること
ができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例における主要信号の動作波形を示す図
である。
である。
【図３】従来例を示すブロック図である。
【図４】従来例における主要信号の動作波形を示す図で
ある。
ある。
【図５】従来例における主要信号の動作波形を示す図で
ある。
ある。
１、１２ 制御回路 ２、１３ 可変増幅回路 ３、１４ ピーク電圧保持回路 ４ 低域フィルタ ５、９、１０、１５、１９、２０ 比較器 ６、１６ 基準電圧発生回路 ７、８、１７、１８ 電圧分圧回路 １１、２１ ＯＲ回路
Claims (2)
- 【請求項１】 所定の入力電圧を増幅して出力する可変
増幅回路と、 前記可変増幅回路の出力電圧を入力して、当該入力電圧
のピーク値を保持して出力するピーク値保持手段と、 前記ピーク値保持手段の出力電圧と、所定の基準電圧と
の電圧レベルを比較して大小を判定する第１の比較判定
回路と、 外部より入力される第１の制御信号と、前記比較判定回
路の大小判定結果とを参照して、第２および第３の制御
信号を生成して、それぞれ前記可変増幅回路および前記
ピーク値保持手段に送出する制御回路と、 前記ピーク値保持手段の出力電圧を入力して、正および
負の一対の電圧に分圧して出力する電圧分圧回路と、 前記電圧分圧回路により出力される正および負の一対の
電圧と、前記可変増幅回路より出力される出力電圧との
電圧レベルをそれぞれ個別に比較して大小を判定する第
２の比較判定回路と、 前記第２の比較判定回路から出力される二つの大小判定
結果を示すレベル信号の論理和をとって出力する論理加
算回路と、 を備え、前記第２の制御信号により、前記可変増幅回路
の増幅率に対する制御作用を行うとともに、前記第３の
制御信号により、前記ピーク値保持手段の周波数特性に
対する制御作用を行うことを特徴とするデータ検出回
路。 - 【請求項２】 前記ピーク値保持手段が、前記可変増幅
回路の出力電圧を入力して、当該入力電圧のピーク値を
保持して出力するピーク値保持回路と、 前記ピーク値保持回路の出力電圧を入力して、前記第３
の制御信号を介して、周波数特性を制御調整する低域フ
ィルタと、 を備える請求項１記載のデータ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071374A JP2818499B2 (ja) | 1991-04-04 | 1991-04-04 | データ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071374A JP2818499B2 (ja) | 1991-04-04 | 1991-04-04 | データ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307371A JPH04307371A (ja) | 1992-10-29 |
| JP2818499B2 true JP2818499B2 (ja) | 1998-10-30 |
Family
ID=13458667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071374A Expired - Lifetime JP2818499B2 (ja) | 1991-04-04 | 1991-04-04 | データ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818499B2 (ja) |
-
1991
- 1991-04-04 JP JP3071374A patent/JP2818499B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307371A (ja) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7484139B2 (en) | Amplifier fault detection circuit | |
| JP5157959B2 (ja) | Ｄ級増幅器 | |
| EP0782278A2 (en) | Signal processing method | |
| US4346586A (en) | Engine knock signal processing circuit | |
| JP2818499B2 (ja) | データ検出回路 | |
| US6194965B1 (en) | Differential signal detection circuit | |
| US20200236482A1 (en) | Failure determination device and sound output device | |
| JP4946353B2 (ja) | オフセット・キャンセル回路及びオフセット・キャンセル方法 | |
| EP1322082A1 (en) | DC bias control circuit for an optical receiver | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JP3332634B2 (ja) | デューティ調整装置 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| KR100195009B1 (ko) | 음성재생장치의 음성신호 검출회로 및 그 방법 | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| JP3094700B2 (ja) | インバータの出力電流補正装置 | |
| JPH01305719A (ja) | 信号検出装置 | |
| JP3519487B2 (ja) | Ｄａｃ増幅器 | |
| JP2812033B2 (ja) | 信号検出回路 | |
| JP2611810B2 (ja) | 制御装置 | |
| JP2570122B2 (ja) | ビデオ信号の白レベル設定回路 | |
| JPS6352503B2 (ja) | ||
| JPH02217010A (ja) | 自動利得制御回路 | |
| JPS63248256A (ja) | バ−ストデ−タ用光受信回路 | |
| JPH06252674A (ja) | 増巾率可変増巾装置 | |
| JPS63271170A (ja) | ピ−ク検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980721 |