JP4946353B2 - オフセット・キャンセル回路及びオフセット・キャンセル方法 - Google Patents

Description

本発明は、オフセット・キャンセル回路及びオフセット・キャンセル方法に関し、特に高速応答が可能でかつ一般的な差動信号に適用可能なオフセット・キャンセル回路及びオフセット・キャンセル方法に関する。

まず始めに、「オフセット」について定義する。本発明における「オフセット」は、差動入力信号を構成する正相入力信号と逆相入力信号の、各々の直流成分の差を意味する。そして、「オフセット」が正の状態とは、正相入力信号の直流成分が逆相入力信号の直流成分よりも大きい状態をいう。逆に、「オフセットが負」の状態とは、正相入力信号の直流成分が逆相入力信号の直流成分よりも小さい状態をいう。「オフセットが０」の状態とは、正相入力信号の直流成分と逆相入力信号の直流成分が等しいよりも小さい状態をいう。「オフセット・キャンセル」とは、オフセットを小さくするために、正相入力信号と逆相入力信号の少なくとも一方に直流成分を加算又は減算し、正相入力信号の直流成分と逆相入力信号の直流成分を等しくすることをいう。

差動入力信号が大きなオフセットを含むと、ダイナミック・レンジが減少する、後段の増幅器が飽和し正しく信号を増幅できなくなる、等の問題が発生する。そのため、従来からオフセット・キャンセルが行われてきた。オフセット・キャンセルは、アクセス系光通信システムで用いられるバースト信号受信機等にも必要なため、オフセット・キャンセル回路には高速応答性が要求される。

従来のオフセット・キャンセル回路には、ピーク検出回路を用いるものがある。そのようなオフセット・キャンセル回路のピーク検出回路は、正相入力信号と逆相入力信号のピーク電圧を検出する。そして、正相入力信号のピーク電圧と逆相入力信号のピーク電圧を、それぞれ逆相入力信号、正相入力信号に加算することにより、オフセットをキャンセルしていた。（例えば、特許文献１、特許文献２参照。）。

また、信号にオフセット量検出時間が割り当てられている場合に、その検出時間を利用して検出したオフセットを保持し、それを用いてオフセットをキャンセルする回路もある。このオフセット・キャンセル回路は、信号にオフセット量検出時間が割り当てられていない場合には、オフセットを連続的に検出し、フィルタを用いてオフセットを識別し、オフセットをキャンセルする（例えば、特許文献３参照。）。

特開２００４−３２１４６号公報 （第３−４、５−７頁、図１、図２） 特開２００２−１６４８５５号公報 （第２−５頁、図１、図７） 特開２００３−２２９７８０号公報 （第７頁、図１）

上記の各公知技術にはそれぞれ高速応答に課題がある。

特許文献１及び特許文献２のオフセット・キャンセル回路では、ピーク検出回路を用いている。そのため、回路動作を高速化する場合、ピーク検出回路の高速化が必要となる。

一般に、ピーク検出回路には、オペアンプと整流用ダイオード、ピーク電圧を保持するためのコンデンサが用いられる。コンデンサはオペアンプによって充電される。ピーク検出回路を高速化し追従性を上げるためには、コンデンサを充電する時定数を短くする必要がある。

従って、ピーク検出回路を構成するオペアンプは、コンデンサの充電時の時定数より十分短い応答速度で動作し、さらにコンデンサを急速に充電しなければならない。このような要求に対応できる、いわゆる高速オペアンプは高価である。また、信号の周波数が高い場合は、オペアンプ自体が、要求される応答時間に対応できない可能性もある。このように、ピーク検出回路を用いたオフセット・キャンセル回路の高速化には困難な課題がある。

特許文献３のオフセット・キャンセル回路にも課題がある。まず、一般的な信号にはオフセット量検出時間のような特別な時間は割り当てられていない。仮に信号にオフセット量検出時間が割り当てた場合、通信レートが低下してしまう。そして、オフセット量検出時間を利用しオフセットの検出を行ったときは、次のオフセット量検出時間が来るまでオフセット検出を行うことはできないので、応答性の面で非常に不利である。

他方、特許文献３では、信号にオフセット量検出時間が割り当てられていない場合には、フィルタを用いてＤＣ成分であるオフセットを識別している。そのため、フィルタの遮断周波数は低いほど望ましく、安易に高くすることはできない。従って、オフセットを識別するときの応答性は高くできない。

このように、従来のオフセット・キャンセル回路には、ピーク検出回路やフィルタ、オフセット検出用時間の割り当て等を用いているため、高速応答が要求される用途に対応できないという課題がある。あるいは、オフセット検出用時間の割り当てのように、特別な条件を満たす信号以外にはオフセット・キャンセルを行うことができないという課題がある。

（発明の目的）
本発明は上記のような技術的課題に鑑みて行われたもので、高速応答が可能で、バースト信号を含む一般の差動信号に適用することができるオフセット・キャンセル回路及びオフセット・キャンセル方法を提供することを目的とする。

本発明のオフセット・キャンセル回路は、差動入力信号を構成する正相入力信号及び逆相入力信号の瞬時電圧の高い方の電圧である最大値信号を出力する最大値回路と、正相入力信号又は逆相入力信号のいずれか一方を２値化し２値化入力信号を出力する入力２値化回路と、最大値信号を２値化し２値化最大値信号を出力する最大値２値化回路と、２値化入力信号と２値化最大値信号の位相を比較し極性判別信号を出力する極性判別回路と、極性判別信号に基づき補正用電圧を発生する補正用電圧発生回路と、正相入力信号又は逆相入力信号の少なくとも一方に補正用電圧を加算する加算回路を備える。

このオフセット・キャンセル回路は、入力２値化回路は正相入力信号を２値化して２値化入力信号を出力し、極性判別回路は２値化入力信号と２値化最大値信号の位相を比較し、位相が一致しているとき第１の論理レベルの極性判別信号を出力し、位相が一致していないとき第２の論理レベルの極性判別信号を出力し、補正用電圧発生回路は、極性判別信号が第１の論理レベルのとき、正相入力信号への負の正相補正用電圧又は逆相入力信号へ正の逆相補正用電圧の少なくともいずれか一方を発生し、極性判別信号が第２の論理レベルのとき、正の正相補正用電圧又は負の逆相補正用電圧の少なくともいずれか一方を発生するようにしてもよい。あるいは、入力２値化回路は逆相入力信号を２値化して２値化入力信号を出力し、極性判別回路は２値化入力信号と２値化最大値信号の位相を比較し、位相が一致しているとき第１の論理レベルの極性判別信号を出力し、位相が一致していないとき第２の論理レベルの極性判別信号を出力し、補正用電圧発生回路は、極性判別信号が第１の論理レベルのとき、正相入力信号への正の正相補正用電圧又は逆相入力信号へ負の逆相補正用電圧の少なくともいずれか一方を発生し、極性判別信号が第２の論理レベルのとき、負の正相補正用電圧又は正の逆相補正用電圧の少なくともいずれか一方を発生するようにしてもよい。

また、本発明のオフセット・キャンセル回路は、差動入力信号を構成する正相入力信号又は逆相入力信号の少なくとも一方に補正用電圧を加算し、正相出力信号及び逆相出力信号を出力する加算回路と、正相出力信号及び逆相出力信号の瞬時電圧の高い方の電圧である最大値信号を出力する最大値回路と、正相出力信号又は逆相出力信号のいずれか一方を２値化し２値化出力信号を出力する出力２値化回路と、最大値信号を２値化し２値化最大値信号を出力する最大値２値化回路と、２値化出力信号と２値化最大値信号の位相を比較し極性判別信号を出力する極性判別回路と、極性判別信号に基づき補正用電圧を発生する補正用電圧発生回路を備える。

このオフセット・キャンセル回路は、出力２値化回路は正相出力信号を２値化して２値化出力信号を出力し、極性判別回路は２値化出力信号と２値化最大値信号の位相を比較し、位相が一致しているとき第１の論理レベルの極性判別信号を出力し、位相が一致していないとき第２の論理レベルの極性判別信号を出力し、補正用電圧発生回路は、極性判別信号が第１の論理レベルのとき、正相出力信号への負の正相補正用電圧又は逆相出力信号へ正の逆相補正用電圧の少なくともいずれか一方を発生し、極性判別信号が第２の論理レベルのとき、正の正相補正用電圧又は負の逆相補正用電圧の少なくともいずれか一方を発生するようにしてもよい。あるいは、出力２値化回路は逆相出力信号を２値化して２値化出力信号を出力し、極性判別回路は２値化出力信号と２値化最大値信号の位相を比較し、位相が一致しているとき第１の論理レベルの極性判別信号を出力し、位相が一致していないとき第２の論理レベルの極性判別信号を出力し、補正用電圧発生回路は、極性判別信号が第１の論理レベルのとき、正相出力信号への正の正相補正用電圧又は逆相出力信号へ負の逆相補正用電圧の少なくともいずれか一方を発生し、極性判別信号が第２の論理レベルのとき、負の正相補正用電圧又は正の逆相補正用電圧の少なくともいずれか一方を発生するようにしてもよい。

そして、補正用電圧発生回路は、第１の補正用電圧を加算回路が加算した後、極性判別信号に基づき、第１の補正用電圧を所定の補正用電圧変更値だけ変更した第２の補正用電圧を発生してもよい。さらに、補正用電圧発生回路は、第２の補正用電圧を加算回路が加算した後、補正用電圧変更値の絶対値を減少させてもよい。

本発明のオフセット・キャンセル回路において、振幅判別回路は最大値信号の最大値及び最小値の差に基づき、オフセット判別信号を出力し、補正用電圧発生回路はオフセット判別信号に基づき補正用電圧を発生してもよい。さらに、補正用電圧発生回路はオフセット判別信号に基づき補正用電圧の絶対値を決定し、極性判別信号に基づき補正用電圧の極性を決定してもよい。

また、本発明のオフセット・キャンセル回路において、振幅判別回路は最大値信号の最大値及び最小値の差が所定値以下のとき、オフセット判別信号を出力し、補正用電圧発生回路はオフセット判別信号に基づき補正用電圧を０に設定してもよい。

本発明のオフセット・キャンセル回路は、差動入力信号を構成する正相入力信号及び逆相入力信号の瞬時電圧の高い方の電圧である最大値信号を求めて２値化し、正相入力信号又は逆相入力信号を２値化した信号と位相を比較し、オフセットの極性を判別し、その結果に基づき補正用電圧を発生し、正相入力信号又は逆相入力信号に加算する。このように、必要な処理は大小比較、２値化、位相比較、加算のみであり、時定数を用いる処理は不要である。そのため、高速応答が可能であるという効果がある。

また、本発明は一般的な差動入力信号に適用することが可能であり、差動入力信号が特別なタイミングや情報を備える必要はないという効果もある。

本発明のオフセット・キャンセル回路は、差動入力信号のオフセットをキャンセルするために、入力信号のオフセットの極性を判別し、その判別結果に基づき入力信号にオフセット補正用電圧を加減算する。オフセットの極性を判別するために、まず、各時刻における、正相入力信号と逆相入力信号の高電位の方を結んだ最大値信号を出力する。そして、この最大値信号と正相入力信号の両方を２値化し、両信号の位相を比較することにより、オフセットの極性を判別する。

図１は、本発明の最良の実施形態のオフセット・キャンセル回路１の回路構成を示すブロック図である。オフセット・キャンセル回路１は、最大値回路２、振幅判別回路３、最大値２値化回路４、正相入力２値化回路５、極性判別回路６、補正用電圧発生回路７、第1の加算回路８、第２の加算回路９を備える。

差動入力信号１１は、オフセット・キャンセル回路１に入力されオフセットがキャンセルされる入力信号で、正相入力信号１２と逆相入力信号１３からなる。正相入力信号１２と逆相入力信号１３は最大値回路２へ入力される。

最大値回路２は、正相入力信号１２と逆相入力信号１３を入力し、瞬時電圧の高い方である最大値信号１４を、振幅判別回路３と最大値２値化回路４へ出力する。最大値信号１４の振幅は、正相入力信号１２と逆相入力信号１３の瞬時電圧の差によって変化する。

振幅判別回路３は、最大値信号１４の振幅が、オフセットが実質的に０であるとみなせる所定値（以降、「許容オフセット電圧」という。）以下であることを検出すると、オフセット判別信号１５をハイ・レベルにする。

最大値２値化回路４は、最大値信号１４を２値化し、２値化最大値信号１６を極性判別回路６へ出力する。最大値信号１４の振幅が非常に小さいとき、極端な場合ではオフセットが０で最大値信号１４の振幅が０であるとき、最大値２値化回路４は最大値信号１４を２値化することができない。このような場合でも、最大値２値化回路４は何らかの２値化最大値信号１６を出力するが、このときの２値化最大値信号１６は意味を持たない。そのため、極性判別回路６の出力である極性判別信号１８も意味を持たない。そこで、後段の補正用電圧発生回路７では、オフセット判別信号１５を用いて、最大値信号１４の振幅が所定値以下のときを区別して処理を行う。

正相入力２値化回路５は、正相入力信号１２を２値化し、２値化正相入力信号１７を極性判別回路６へ出力する。

極性判別回路６は、２値化最大値信号１６と２値化正相入力信号１７を入力し、両信号の位相を比較し、極性判別信号１８を補正用電圧発生回路７へ出力する。極性判別信号１８は、２値化最大値信号１６と２値化正相入力信号１７の位相が一致している場合にはロウ・レベル、位相が一致していない場合にはハイ・レベルになる。

補正用電圧発生回路７は、オフセット判別信号１５と極性判別信号１８に基づき、正相補正用電圧１９と逆相補正用電圧２０を出力する。まず、オフセット判別信号１５がハイ・レベルのとき、補正用電圧発生回路７は、極性判別信号１８のレベルによらず、正相補正用電圧１９、逆相補正用電圧２０ともに０Ｖを出力する。オフセット判別信号１５がロウ・レベルのときは、極性判別信号１８のレベルによって正相補正用電圧１９、逆相補正用電圧２０の極性が変化する。極性判別信号１８がロウ・レベルのときは、補正用電圧発生回路７は、正相補正用電圧１９には負の電圧を、逆相補正用電圧２０には正の電圧を出力する。極性判別信号１８がハイ・レベルのときは、補正用電圧発生回路７は、正相補正用電圧１９は正の電圧、逆相補正用電圧２０は負の電圧を出力する。後述のように、極性判別信号１８がロウ・レベルのときはオフセットが正、ハイ・レベルのときはオフセットが負であることを示す。

第１の加算回路８は、正相入力信号１２に正相補正用電圧１９を加算する。第２の加算回路９は、逆相入力信号１３に逆相補正用電圧２０を加算する。

以上のように、本発明のオフセット・キャンセル回路１では、最大値信号１４の振幅と、２値化最大値信号１６と２値化正相入力信号１７の位相関係により、オフセットの有無と極性を判別している。

次に、このような判別が可能である原理について説明する。なお、正相入力信号と逆相入力信号は２値のデジタル信号であり、振幅は等しいものとする。ただし、正相入力信号、逆相入力信号共にアナログの直流成分の電圧を持っており、ハイ・レベル、ロウ・レベルを示す電圧は常に一定値とはならない。

図２（ａ）、（ｂ）、（ｃ）は、図１のオフセット・キャンセル回路１の内部の、各信号の波形を示すタイミング・チャートである。タイミング・チャート中の、直線の実線は０Ｖを示し、折れ線の太線は信号の波形を示す。直線の破線は正相入力信号１２及び逆相入力１３信号の直流成分を示す。

図２（ａ）は、オフセットが０の場合のタイミング・チャートである。オフセットが０の場合、正相入力信号１２の直流成分と逆相入力信号１３の直流成分は等しいので、これらの信号の最大値も等しい。従って、最大値信号１４はこの最大値で一定となり、オフセット判別信号１５はハイ・レベルとなる。

図２（ｂ）は、オフセットが正の場合のタイミング・チャートである。オフセットが正の場合、正相入力信号１２の直流成分は逆相入力信号１３の直流成分よりも大きい。そのため、正相入力信号１２の最大値は、逆相入力信号１３の最大値よりも大きくなる。従って、最大値信号１４は、正相入力信号１２がハイ・レベル状態（２値の電圧のうちの高電位の状態）のときの方が、ロウ・レベル状態（２値の電圧のうちの低電位の状態）のとき、すなわち逆相入力電圧がハイ・レベルの状態のときよりも高くなる。そのため、２値化最大値信号１６は正相入力信号１２と同位相となり、極性判別信号１８はロウ・レベルとなる。

図２（ｃ）は、オフセットが負の場合のタイミング・チャートである。オフセットが負の場合、正相入力信号１２の直流成分は逆相入力信号１３の直流成分よりも小さい。そのため、正相入力信号１２の最大値は、逆相入力信号１３の最大値よりも小さくなる。従って、最大値信号１４は、正相入力信号１２がハイ・レベル状態のときの方が、ロウ・レベル状態のとき、すなわち逆相入力電圧１３がハイ・レベルの状態のときよりも低くなる。そのため、２値化最大値信号１６は２値化正相入力信号１７を反転した信号となり、極性判別信号１８はハイ・レベルとなる。

以上のように、最大値信号１４が一定レベルのときは、オフセットは０であると判別できる。また、極性判別信号１８がロウ・レベルのときはオフセットが正、ハイ・レベルのときはオフセットが負であると判別できる。

本発明におけるオフセットの極性判別の原理の、定性的な説明は以上である。オフセットの極性判別の原理について、説明をより厳密にするために、以下に数式を用いて定量的に説明する。

差動入力信号ｖi（ｔ）を構成する正相入力電圧ｖip（ｔ）、逆相入力電圧ｖin（ｔ）は、
ｖip（ｔ）＝ Ａ・ｓ（ｔ）＋Ｂp （１）
ｖin（ｔ）＝−Ａ・ｓ（ｔ）＋Ｂn （２）
と表すことができる。

ここで、ｔは時刻、Ａはｖip（ｔ）、ｖin（ｔ）の振幅、ｓ（ｔ）は−１と１の２値をとるデジタル・データ信号である。振幅Ａは、
Ａ＞０ （３）
の一定値とする。

ｓ（ｔ）＝−１となるときの任意のｔをｔ0、ｓ（ｔ）＝１となるときの任意のｔをｔ1とする。すなわち、
ｓ（ｔ0）＝−１、ｓ（ｔ1）＝１ （４）
である。

Ｂp及びＢnは、それぞれｖip（ｔ）、ｖin（ｔ）が持つ直流成分である。従って、Ｂp−Ｂn＝０のときがｖi（ｔ）のオフセットが０の状態、Ｂp−Ｂn＞０のときがオフセットが正の状態、Ｂp−Ｂn＜０のときがオフセットが負の状態である。

次に、ｔ＝ｔ0のとき、ｔ＝ｔ1のときに分けて各信号の電圧を計算し、最大値を求める。

１）ｔ＝ｔ0のとき、（１）式、（２）式より、
ｖip（ｔ）＝ ｖip（ｔ0）＝−Ａ＋Ｂp （５）
ｖin（ｔ）＝ ｖin（ｔ0）＝ Ａ＋Ｂn （６）
次に、ｖip（ｔ）とｖin（ｔ）の大小比較を行う。ｖip（ｔ）とｖin（ｔ）の大きい方をｖmax（ｔ）とする。（５）式、（６）式より、
ｖip（ｔ0）−ｖin（ｔ0）
＝−２Ａ＋（Ｂp−Ｂn） （７）
であるから、
I）Ｂp−Ｂn＞０のとき
i）Ｂp−Ｂn＞２Ａのとき
ｖip（ｔ0）−ｖin（ｔ0）＞０ （８）
∴ ｖmax（ｔ0）＝ｖip（ｔ0）＝−Ａ＋Ｂp （９）
ii）Ｂp−Ｂn≦２Ａのとき
ｖip（ｔ0）−ｖin（ｔ0）≦０ （１０）
∴ ｖmax（ｔ0）＝ｖin（ｔ0）＝Ａ＋Ｂn （１１）
II）Ｂp−Ｂn＝０のとき
ｖip（ｔ0）− ｖin（ｔ0）＝−２Ａ＜０ （１２）
∴ ｖmax（ｔ0）＝ｖin（ｔ0）＝Ａ＋Ｂn＝Ａ＋Ｂp （１３）
III）Ｂp−Ｂn＜０のとき
ｖip（ｔ0）−ｖin（ｔ0）＜０ （１４）
∴ ｖmax（ｔ0）＝ｖin（ｔ0）＝Ａ＋Ｂn （１５）

２）ｔ＝ｔ1のとき、（１）式、（２）式より、
ｖip（ｔ）＝ ｖip（ｔ1）＝ Ａ＋Ｂp （１６）
ｖin（ｔ）＝ ｖin（ｔ1）＝−Ａ＋Ｂn （１７）
である。
次に、ｖip（ｔ）、ｖin（ｔ）の大小比較を行う。（１６）式、（１７）式より、
ｖip（ｔ1）−ｖin（ｔ1）
＝２Ａ＋（Ｂp−Ｂn） （１８）
であるから、
I）Ｂp−Ｂn＞０のとき
ｖip（ｔ1）−ｖin（ｔ1）＞０ （１９）
∴ ｖmax（ｔ1）＝ｖip（ｔ1）＝Ａ＋Ｂp （２０）
II）Ｂp−Ｂn＝０のとき
ｖip（ｔ1）−ｖin（ｔ1）＝２Ａ＞０ （２１）
∴ ｖmax（ｔ1）＝ｖip（ｔ1）＝Ａ＋Ｂp （２２）
III）Ｂp−Ｂn＜０のとき
i）Ｂp−Ｂn≧−２Ａのとき
ｖip（ｔ1）−ｖin（ｔ1）≧０ （２３）
∴ ｖmax（ｔ1）＝ｖip（ｔ1）＝Ａ＋Ｂp （２４）
ii）Ｂp−Ｂn＜−２Ａのとき
ｖip（ｔ1）−ｖin（ｔ1）＜０ （２５）
∴ ｖmax（ｔ1）＝ｖin（ｔ1）＝−Ａ＋Ｂn （２６）

次に、ｖmax（ｔ）を２値化した信号Ｖmax（ｔ）について調べる。Ｖip（ｔ）はｖip（ｔ）を２値化した２値化正相入力信号である。
I）Ｂp−Ｂn＞０のとき
i）Ｂp−Ｂn≧２Ａのとき
（９）式、（２０）式より、
ｖmax（ｔ0）−ｖmax（ｔ1）＝−２Ａ＜０ （２７）
となるから、
ｖmax（ｔ0）＜ｖmax（ｔ1） （２８）
である。よって、ｖmax（ｔ）を２値化すると、
Ｖmax（ｔ0）＝０、Ｖmax（ｔ1）＝１ （２９）
となり、Ｖmax（ｔ）はｓ（ｔ）と同位相、すなわちＶip（ｔ）と同位相となる。
ii）Ｂp−Ｂn＜２Ａのとき
（１１）式、（２０）式より、
ｖmax（ｔ0）−ｖmax（ｔ1）
＝−（Ｂp−Ｂn）＜０ （３０）
よって、
ｖmax（ｔ0）＜ｖmax（ｔ1） （３１）
となるから、
Ｖmax（ｔ0）＝０、Ｖmax（ｔ1）＝１ （３２）
となり、Ｖmax（ｔ）はＶip（ｔ）と同位相となる。
i）、ii）から、Ｂp−Ｂn＞０のときは常に、Ｖmax（ｔ）とＶip（ｔ）は同位相となる。

II）Ｂp−Ｂn＝０のとき
（１３）式、（２２）式より、
ｖmax（ｔ0）＝ｖmax（ｔ1） （３３）
よって、ｖmax（ｔ0）は一定レベルとなる。

III）Ｂp−Ｂn＜０のとき
i）Ｂp−Ｂn≧−２Ａのとき
（１５）式、（２４）式より、
ｖmax（ｔ0）−ｖmax（ｔ1）
＝−（Ｂp−Ｂn）＞０ （３４）
よって、
ｖmax（ｔ0）＞ｖmax（ｔ1） （３５）
となるから、
Ｖmax（ｔ0）＝１、Ｖmax（ｔ1）＝０ （３６）
となり、Ｖmax（ｔ）はｓ（ｔ）を反転した信号となる。すなわち、Ｖip（ｔ）と逆位相となる。
ii）Ｂp−Ｂn＜−２Ａのとき
（１５）式、（２６）式より、
ｖmax（ｔ0）−ｖmax（ｔ1）＝２Ａ＞０
よって、
ｖmax（ｔ0）＞ｖmax（ｔ1） （３７）
となるから、
Ｖmax（ｔ0）＝１、Ｖmax（ｔ1）＝０ （３８）
となり、Ｖmax（ｔ）はＶip（ｔ）と逆位相となる。
i）、ii）から、Ｂp−Ｂn＜０のときは常に、Ｖmax（ｔ）はＶip（ｔ）と逆位相となる。

以上から、オフセットの極性は以下のように判別することができる。
I）オフセットが正（Ｂp−Ｂn＞０）のとき
２値化最大値信号Ｖmax（ｔ）と正相入力信号Ｖip（ｔ）は同位相となる。
従って、極性判別信号１８はロウ・レベルとなる。
II）オフセットが０（Ｂp−Ｂn＝０）のとき
最大値信号ｖmax（ｔ）は一定レベルとなる。
従って、オフセット判別信号１５はハイ・レベルとなる。
III）オフセットが負（Ｂp−Ｂn＜０）のとき
２値化最大値信号Ｖmax（ｔ）は、正相入力信号Ｖip（ｔ）と逆相となる。
従って、極性判別信号１８はハイ・レベルとなる。

以上のように、最大値信号ｖmax（ｔ）の振幅、及び２値化正相入力信号Ｖip（ｔ）と２値化最大値信号Ｖmax（ｔ）の位相関係を用いて、オフセットの有無及び極性を判別することができることが確かめられた。

以上の説明において、オフセットの極性判別方法を適用するための、入力信号Ｖip（ｔ）とＶin（ｔ）に関する条件は、いずれの振幅もＡに等しいという点のみである。また、（１）式、（２）式に含まれるパラメータＡ、Ｂb、Ｂnに、（３）式以外の条件を設ける必要がないことから、ＢbとＢnとの関係、Ｂb及びＢnと振幅Ａとの関係には制約がないことがわかる。

以上の方法によりオフセットの極性が判別できると、その判別結果に基づき、正相入力信号又は逆相入力信号の一方又は両方に補正用電圧を加減算することで、オフセットを減少させることができる。

図３に、補正用電圧発生回路７における処理のフローチャートを示す。まず、オフセット判別信号１５を用いて、オフセットが０であることを確認する（ステップ１）。オフセットが０のとき、補正の必要はないので正相補正用電圧１９、逆相補正用電圧２０ともに０Ｖとし（ステップ２）、処理を終了する。

オフセットが０でないとき、極性判別信号１８を用いてオフセットの極性を判断する（ステップ３）。オフセットが正のときは、正相補正用電圧１９には負の補正用電圧を発生し（ステップ４）、逆相補正用電圧２０には正の補正用電圧を発生する（ステップ５）。ステップ５の処理を終えると、ステップ１へ戻る。

オフセットが負のときは、正相補正用電圧１９には正の補正用電圧を発生し（ステップ６）、逆相補正用電圧２０には負の補正用電圧を発生する（ステップ７）。ステップ７の処理を終えると、ステップ１へ戻る。

図３の処理では、オフセットが０でないとき、正相補正用電圧１９と逆相補正用電圧２０の両方に０でない補正用電圧を発生させた。しかし、正相補正用電圧１９と逆相補正用電圧２０は両方を用いる必要はなく、一方のみに補正用電圧を発生させてもよい。この場合の処理のフローチャートを図４に示す。図４は、図３におけるステップ５及びステップ７を削除したのみであるから説明は省略する。

図３又は図４のように、補正を行った後もオフセットが０とならない場合は、補正処理を繰り返すことにより、最終的にオフセットが完全にキャンセルされる。

図３のように、正相入力信号及び逆相入力信号の両方を補正するときは、正相入力信号及び逆相入力信号の直流成分電圧は、双方の直流成分電圧の平均値に収束していく。図４のように、正相入力信号のみを補正するときは、逆相入力信号の直流成分が大きくなると、他方の直流成分はそれに合うようにますます大きくなることに注意が必要となる。

以上のように、補正電圧の調整処理は、最大値の出力、２値化、位相の比較のように、オフセットの極性判別結果に基づく補正電圧の加減算のみであり、時定数やクロックを使用する処理は不要である。従って、差動入力信号のデータが変化するごとに行うことも可能であり、応答性、追従性が非常に高いことがわかる。

ここで、オフセットを０と判断するときの実際的な注意点について説明する。オフセットは厳密な意味では０Ｖにすることは不可能であり、たとえ極めて小さくても必ずオフセットは残る。そこで、許容オフセット電圧を定めておき、オフセットが許容オフセット電圧以下になるとオフセットが０であるとして、補正の処理を終了すればよい。

オフセットが０に近いとき、正相及び逆相入力信号の直流成分は−２Ａ＜Ｂp−Ｂn＜２Ａを満足する、すなわち、オフセットの絶対値は振幅の２倍よりも小さい、と考えてよいから、（３０）式、（３４）式より、
ｖmax（ｔ0）−ｖmax（ｔ1）＝−（Ｂp−Ｂn） （３９）
となる。それは、最大値信号１４のピーク−ピーク間電圧（振幅の２倍）はオフセット電圧を表すことを意味する。

従って、振幅判別回路３には、最大値信号１４のピーク−ピーク間電圧が許容オフセット電圧以下のときのみハイ・レベルと出力するような回路を用いればよい。このような回路の例としては、いわゆるウインドウ・コンパレータがある。具体的回路例については、実施例４で示す。

極性判別回路６における、２値化最大値信号１６と２値化正相入力信号１７の位相の比較方法としては、両信号の排他的論理和を用いる方法がある。

本最良の実施形態では、２値化最大値信号１６は、２値化正相入力信号１７と位相を比較し、オフセットの極性を判別している。ここで、２値化正相入力信号１７の代わりに逆相入力信号１３を２値化した信号２値化逆相入力信号（図示なし）を用いても極性を判別することができることは言うまでもない。この場合、極性判別信号１８の極性は反転し、オフセットが正のときはハイ・レベルに、オフセットが負のときはロウ・レベルになる。その後の補正用電圧の加減算についてはまったく同様の処理を行えばよい。

なお、補正用電圧の大きさは任意であるが、当然ながら、許容オフセット電圧の２倍より大きな電圧を加減算すると、オフセットが０に収束しない可能性がある。そのため、例えば、補正用電圧を、許容オフセット電圧以下の段階で変化させると、オフセットを許容オフセット電圧以下に収束させることができ、確実にオフセットをキャンセルすることができる。補正前のオフセットと許容オフセット電圧の比によっては、収束までの補正の回数が多くなり、オフセット・キャンセルに長い時間を要する。補正回数を効率的に削減する方法については、実施例２で説明する。

以上の説明では、差動入力信号はＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号であることを前提としている。しかし、差動入力信号がＲＺ（Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号の場合でも、信号の値を判別するタイミングを適切に選ぶことで本発明を適用できることは言うまでもない。

（最良の実施形態の効果）
以上のように、最良の実施形態のオフセット・キャンセル回路では、正相入力信号及び逆相入力信号の瞬時電圧の高い方である最大値信号を生成し、最大値信号を２値化し、正相入力信号と位相を比較しオフセットの極性を判別する。これらの処理は、入力される信号の１ビットに相当する時間（データのビットレートの逆数）に比べて短い時間内に完了すればよい。従って、従来のピーク検出回路を用いたオフセット・キャンセル回路のように、動作速度が時定数に制約されることがない。シリアルに入力される信号の、１ビットごとにオフセットの調整を行うことも可能である。

そして、以上の処理を行う回路は、信号のビットレートに対応可能な応答速度を持ったものであれば実現可能であり、高速な差動入力信号への対応が容易である。また、コンデンサ等による時定数を用いた処理も不要である点からも、高速応答性に優れる効果が得られる。

さらに、本発明のオフセット・キャンセル回路を適用できる差動入力信号は、正相入力信号及び逆相入力信号の振幅が等しければよく、２つの信号の直流成分電圧や振幅に対する制約がない。このように、適用できる信号の範囲が広いという効果もある。

最良の実施形態では、始めにオフセットの極性を判別し、その判別結果に基づき補正を行い、補正後にさらに補正を繰り返し行う場合については、特に考慮はしなかった。実施例１では、最良の実施形態の構成を一部変更し、補正を繰り返し行う場合に適したオフセット・キャンセル回路の例を示す。

図５は、実施例１のオフセット・キャンセル回路１０の構成を示すブロック図である。オフセット・キャンセル回路１０では、オフセットの極性の判別を行う前に第1の加算回路８、第２の加算回路９で正相補正用電圧１９及び逆相補正用電圧２０を加算する点が図１と異なる。

オフセット・キャンセル回路１０では、補正後のオフセットの状態を判別し、必要に応じて正相補正用電圧１９、逆相補正用電圧２０を再度調整することができる。

なお、補正用電圧の調製方法は特に限定されない。補正用電圧の調整量は、想定されるオフセットの最大値と、許容オフセット電圧に基づき定めればよい。例えば、オフセットが最大１Ｖまで想定され、許容オフセット電圧の最大値が０．１Ｖならば、１Ｖから−１Ｖまで、０．１Ｖ刻みの電圧で調整すればよい。

（実施例１の効果）
実施例１のオフセット・キャンセル回路では、補正用電圧の加減算のための加算回路を前段に配置したので、補正後のオフセットの状態を確認し、必要に応じてその結果を補正用加算回路にフィードバックすることができる。そのため、一度の補正によりオフセットがキャンセルできなかった場合でも、容易に補正を繰り返し行うことができるという効果がある。

実施例１では、オフセット・キャンセルのための補正電圧の調整方法については特に規定しなかった。しかし、単純に、補正値を初期値から一定の変更量だけ順次変化させていく方法では、オフセットの収束に時間を要する可能性がある。実施例２では、補正値の変更量を順次変更しながら補正を繰り返し行い、オフセットが０の状態に効率よく収束させることができる、補正電圧の決定方法を示す。オフセットが０であることの判別、オフセットの極性の判別、補正電圧の加減算の動作は、最良の実施形態と同一なので、説明は省略する。

図６に、図５のオフセット・キャンセル回路１０を用いて、補正を繰り返し行うときの動作を示すフローチャートに示す。ここでは、正相入力信号１２及び逆相入力信号１３の直流成分は±１６ｍＶ以下であるものとする。

まず、初期設定として、正相補正用電圧１９及び逆相補正用電圧２０を０Ｖに設定し、補正用電圧変更値を８ｍＶに設定する（ステップ０）。補正用電圧変更値は、正相補正用電圧１９及び逆相補正用電圧２０に加減算を行うことで、それらの絶対値を順次小さくしていくための値である。本例の場合、最大１６ｍＶの補正を行うので、補正用電圧変更値はその半分の８ｍＶを初期値とする。

次に、オフセットが０であることを確認し（ステップ１）、オフセットが０のときは処理を終了する。なお、前述のように、最大値信号１４の振幅により、オフセット量を知ることができるので、オフセットが０と判断する最大値信号１４の振幅条件を振幅判別回路３に設定しておく。ここでは最大値信号１４のピーク−ピーク間電圧が１ｍＶ以下のとき、オフセットが０と判断するものとする。

オフセットが０でないときは、オフセットの極性を判断する（ステップ３）。そして、オフセットが正のときは、正相補正用電圧１９から補正用電圧を減算し（ステップ８）、逆相補正用電圧２０には補正用電圧を加算する（ステップ９）。そして次に、補正用電圧変更値を０．５倍する（ステップ１０）。ステップ１１の処理を終えると、ステップ１に戻る。

オフセットが負のときは、正相補正用電圧１９には補正用電圧を加算し（ステップ１１）、逆相補正用電圧２０からは補正用電圧を減算する（ステップ１２）。そして次に、ステップ１０へ移行し、ステップ１０の処理を終えると、ステップ１に戻る。

図６の補正用電圧の制御により、オフセットが０に収束することを、具体例で説明する。図７は実施例２の補正用電圧の調整方法により、オフセットが０に収束することを示すタイミング・チャートである。初期状態（Ｔ０）では、正相入力信号１２の直流成分は＋１２ｍＶ、逆相入力信号１３の直流成分は−７ｍＶであるものとする。

Ｔ０のとき、オフセットは＋１９ｍＶで正なので、正相補正用電圧１９は−８ｍＶ、逆相補正用電圧２０は＋８ｍＶとなる。この補正後（Ｔ１）、正相入力信号１２の直流成分は＋４ｍＶ、逆相入力信号１３の直流成分は＋１ｍＶとなる。

Ｔ１でもオフセットは＋３ｍＶで正なので、正相補正用電圧１９は−４ｍＶ、逆相補正用電圧２０は＋４ｍＶとなる。この補正後（Ｔ２）、正相入力信号１２の直流成分は０ｍＶ、逆相入力信号１３の直流成分は＋５ｍＶとなる。

Ｔ２ではオフセットは−５ｍＶであり負なので、正相補正用電圧１９は＋２ｍＶ、逆相補正用電圧２０は−２ｍＶとなる。この補正後（Ｔ３）、正相入力信号１２の直流成分は＋２ｍＶ、逆相入力信号１３の直流成分は＋３ｍＶとなる。Ｔ３ではオフセットは−１ｍＶとなるので、オフセットが０とみなし、ここで終了する。

許容オフセット電圧が１ｍＶより小さいときは、さらに補正を継続すればよい。すなわち、Ｔ３ではオフセットが負なので、正相補正用電圧１９は＋１ｍＶ、逆相補正用電圧２０は−１ｍＶとなる。この補正後（Ｔ４）、正相入力信号１２の直流成分は＋３ｍＶ、逆相入力信号１３の直流成分は＋２ｍＶとなり、オフセットは＋１ｍＶ以下となる。正相補正用電圧１９及び逆相補正用電圧２０の変化の仕方は、正相入力信号１２及び逆相入力信号１３の直流成分の初期状態に依存する。そのため、本実施例はＴ３とＴ４でオフセットの極性は変化するものの、絶対値は変化しない。さらに継続して補正すれば限りなくオフセットを０に近づけることができる。

ここで注意が必要なのは、図６では、最大１６ｍＶの直流成分（オフセットでは、３２ｍＶ）を想定し、１ｍＶ段階で調整する場合でも、高々４回の補正で十分である点である。２５６段階でも８回の補正で収束させることができる。一般的には、ｎ回の補正まで認めるならば、２のｎ乗段階の微調整が可能である。

上記の例では、正相補正用電圧１９及び逆相補正用電圧２０の両方を調整し、オフセットをキャンセルしたが、正相補正用電圧１９のみを調整してもオフセットをキャンセルすることができる。図８に、正相補正用電圧１９のみを調整するときのフローチャートを、図９に図８の調整を行ったときの正相補正用電圧１９の変化のタイミング・チャートを示す。図９でも、正相入力信号１２及び逆相入力信号１３の直流成分は±１６ｍＶ以下であるものとする。

図８において、ステップ０では、補正用電圧変更値の初期値は１６ｍＶとする。なぜなら、オフセットは最大３２ｍＶを想定する必要があり、正相入力信号１２の補正のみでオフセットをキャンセルする必要があるためである。図８と図６は、図６におけるステップ９及びステップ１２が削除されている点のみが異なり、その他はまったく同じ動作のため、説明は省略する。

図９と図７は、図９の正相補正用電圧１９の変化幅が図７の２倍になっている点のみが異なるのみなので、説明は省略する。

（実施例２の効果）
以上のように、実施例２の補正用電圧の調整方法では、オフセットの極性に基づき、大きな調整量から、順次調整量を小さくしていくことにより、効率よくオフセットを０に収束させることができる。調整を完了するまでに要する時間は、ｎ回の補正まで認めるならば、２のｎ乗段階での調整が可能であり、精密に調整してもそれに要する時間は対数的にしか増加しないという効果がある

最良の実施形態、実施例１及び実施例２では、最大値信号ｖmax（ｔ）はそのままでは使用せず、２値化したＶmax（ｔ）を使用した。ところで、ｖmax（ｔ）は、ある条件の下では正相入力信号と逆相入力信号の直流成分電圧の差を表す。正相入力信号の直流成分電圧−逆相入力信号の直流成分電圧を、「オフセット量」という。

（３０）式、（３３）式、（３４）式より、
０＜Ｂp−Ｂn≦２Ａのとき
ｖmax（ｔ0）−ｖmax（ｔ1）＝−（Ｂp−Ｂn）
Ｂp−Ｂn＝０のとき
ｖmax（ｔ0）−ｖmax（ｔ1）＝０
−２Ａ≦Ｂp−Ｂn＜０のとき
ｖmax（ｔ0）−ｖmax（ｔ1）＝−（Ｂp−Ｂn）
∴−２Ａ≦Ｂp−Ｂn≦２Ａのとき
ｖmax（ｔ0）−ｖmax（ｔ1）＝−（Ｂp−Ｂn） （４０）

すなわち、オフセット量が振幅の２倍以下のとき、ｖmax（ｔ0）−ｖmax（ｔ1）はオフセット量の符号を反転した値に等しく、ｖmax（ｔ）の振幅はオフセット量の絶対値に等しいことがわかる。例えば、正相入力信号の直流成分Ｂpと逆相入力信号の直流成分Ｂnともにその絶対値が振幅Ａ以下のとき、オフセット量が振幅の２倍以下という条件を満たす。

そこで、本発明を適用する差動入力信号に、「オフセット量が振幅の２倍以下の正相差動入力及び逆相入力信号からなる差動入力信号」という制限を設ければ、新たな効果を得ることができる。すなわち、ｖmax（ｔ）の振幅（ｖmax（ｔ0）とｖmax（ｔ1）の差）からオフセット量を求め、同時にオフセットの極性も判別し、それらを元に補正用電圧を発生し、一度の補正によりオフセットをキャンセルすることができる。

実施例３のオフセット・キャンセル回路は、図１のオフセット・キャンセル回路１又は図５のオフセット・キャンセル回路１０のいずれも用いることができる。ただし、振幅判別回路３は、最大値信号１４の振幅が所定値以上であることを検出するのではなく、最大値信号１４の最大値から最小値を引いた電圧（以降、「ピーク−ピーク間電圧」という。）を測定し、オフセット判別信号１５として出力する。

（４０）式より、オフセット量はｖmax（ｔ0）−ｖmax（ｔ1）に等しいが、振幅判別回路３によって測定されたピーク−ピーク間電圧ではオフセット量の極性は不明である。なぜなら、最大値信号１４の最大値及び最小値がｖmax（ｔ0）又はｖmax（ｔ1）のいずれであるかの判断は、振幅判別回路３にはできないためである。そこで、補正用電圧発生回路７は、オフセット判別信号１５と極性判別信号１８に基づき、オフセット量の絶対値とオフセット量の極性を判断し、正相補正用電圧１９、逆相補正用電圧２０を発生する。図１０は、実施例３の動作を示すフローチャートである。始めに、オフセット判別信号１５極性判別信号１８に基づきオフセット量を測定し（ステップ１３）、そのオフセット量に合わせて、補正用電圧を設定する。

すなわち、オフセットが正のときは、正相補正用電圧１９からはオフセット量の０．５倍の電圧を減算し（ステップ１４）、逆相補正用電圧２０にはオフセット量の０．５倍の電圧を加算する（ステップ１５）。

逆に、オフセットが負のときは、正相補正用電圧１９にはオフセット量の０．５倍の電圧を加算し（ステップ１６）、逆相補正用電圧２０からはオフセット量の０．５倍の電圧を減算する（ステップ１７）。

オフセットが０のときは補正の必要はないので、正相補正用電圧１９、逆相補正用電圧２０ともに０Ｖとする（ステップ２）。

なお、正相補正用電圧１９又は逆相補正用電圧２０の一方のみを補正するときは、正相補正用電圧１９又は逆相補正用電圧２０からオフセット量に等しい電圧を加減算すればよいことは容易に理解できる。

（実施例３の効果）
以上のように、実施例３のオフセット・キャンセル方法では、オフセット量が振幅の２倍以下の正相差動入力及び逆相入力信号からなる差動入力信号という条件を設定することにより、最大値信号からオフセット量を求めることができるので、一度の補正によりオフセットをキャンセルすることができるという効果がある。

図１、図５の構成において、本発明の特徴的な動作を行う、最大値回路２、振幅判定回路３、最大値２値化回路４、正相入力２値化回路５の具体的な回路構成の例を示す。

図１１は、最大値回路２の具体例の、２個のダイオード３２、３３と抵抗３４を用いた最大値回路３１で、入力される正相入力信号１２又は逆相入力信号１３の瞬時値の高い方の電圧を出力する。正確には、瞬時値の高い方の電圧より、ダイオード３２、３３の順方向電圧分だけ低下した電圧を出力するが、最大値信号は２値化して用いるか、あるいは振幅を測定するのみなので、その影響はない。

図１２は、振幅判別回路３の具体例の、ウインドウ・コンパレータ４１の回路図である。最大値信号１４はコンデンサ４２で直流分が除去され、コンパレータ４３の逆相入力及びコンパレータ４４の正相入力に入力される。コンデンサ４２のコンパレータ４３、４４側は、大きさの等しい２個の抵抗４５、４６（抵抗値Ｒ０）で電源電圧Ｅの１／２にバイアスされている。コンパレータ４３の比較電圧とコンパレータ４４の比較電圧は、電源電圧Ｅと抵抗４７、４８（抵抗値Ｒ１）と抵抗４９（抵抗値Ｒ２）で定まる。コンパレータ４３の比較電圧とコンパレータ４４の比較電圧の差、すなわちウインドウ幅Ｖ０は、
Ｖ０＝Ｅ・Ｒ２／（２・Ｒ１＋Ｒ２）
である。

従って、Ｖ０が許容オフセット電圧以下になるように、Ｒ１とＲ２を定める。このとき、ＡＮＤゲート５０の出力であるオフセット判別信号１５は、最大値信号ｖmax（ｔ）のピーク−ピーク間電圧dｖ（ｔ）（ｖmax（ｔ）の振幅の２倍）が、
０≦｜dｖ（ｔ）｜≦Ｖ０
のときのみ、ハイ・レベルとなる。

なお、コンパレータを使用した回路では、入力信号がコンパレータの閾値付近にあるとき、入力信号や電源にノイズが乗るなどの原因により、比較結果が不安定になることがある。これを防ぐために、コンパレータにはヒステリシス特性を持たせてもよい。このような実際的な問題に対応するための改造は当業者には容易であるから、説明は省略する。

図１３は、最大値２値化回路４の具体例の、２値化回路５１の回路図で、抵抗５２で帰還したインバータ５３を用いている。コンデンサ５４は最大値信号１４の直流成分をカットするためものである。抵抗５２、コンデンサ５４の時定数は、入力信号の変化分がインバータに入力される程度の大きさでよい。そのため、ピークホールド回路のようにコンデンサの容量の大きさが問題になることはない。正相入力２値化回路５についてもまったく同等の構成の回路が使用できるので、説明は省略する。

なお、第１の加算回路８及び第２の加算回路９は、オペアンプ等を利用した通常のアナログ加算回路が使用できる。極性判別回路６には排他的論理和回路（ＸＯＲゲート）を使用すればよく、構成は当業者には明らかなので説明は省略する。

（実施例４の効果）
以上のように、実施例４の最大値回路３１、ウインドウ・コンパレータ４１、２値化回路３１は、オペアンプ、ダイオード、抵抗、インバータ等、簡単な部品を組み合わせることで構成することができるので、コスト面、信頼性面で非常に優れているという効果がある。また、コンデンサは直流分をカットするためだけに用いているため、容量を大きくすることによる応答性の悪化という問題が生じないという効果もある。

本発明の最良の実施形態の回路構成を示すブロック図である。 本発明の最良の実施形態の信号波形を示すタイミング・チャートである。 本発明の最良の形態の動作を示すフローチャートである。 本発明の最良の形態の、動作の一部を変更したフローチャートである。 本発明の実施例１の回路構成を示すブロック図である。 本発明の実施例２の動作を示すフローチャートである。 本発明の実施例２の動作を示すタイミング・チャートである。 本発明の実施例２の動作を一部変更したフローチャートである。 本発明の実施例２の動作を一部変更したときの動作を示すタイミング・チャートである。 本発明の第３の実施例の動作を示すフローチャートである。 本発明の第４の実施例の最大値回路を示すブロック図である。 本発明の第４の実施例の、振幅判定回路を示すブロック図である。 本発明の第４の実施例の２値化回路を示すブロック図である。

符号の説明

１ オフセット・キャンセル回路
２ 最大値回路
３ 振幅判定回路
４ 最大値２値化回路
５ 正相入力２値化回路
６ 極性判別回路
７ 補正用電圧発生回路
８ 第１の加算回路
９ 第２の加算回路
１０ オフセット・キャンセル回路
１０ 最大値回路
３２、３３ ダイオード
３４ 抵抗
４１ 振幅判定回路
４２ コンデンサ
４３、４４ コンパレータ
４５、４６、４７、４８、４９ 抵抗
５０ ＡＮＤゲート
５１ ２値化回路
５２ 抵抗
５３ インバータ
５４ コンデンサ

Claims (22)

1. 差動入力信号を構成する正相入力信号又は逆相入力信号の、瞬時電圧のいずれか高い方の電圧である最大値信号を出力する最大値回路と、
   前記正相入力信号又は前記逆相入力信号のいずれか一方を２値化して２値化入力信号を出力する入力２値化回路と、
   前記最大値信号を２値化して２値化最大値信号を出力する最大値２値化回路と、
   前記２値化入力信号と前記２値化最大値信号の位相を比較して極性判別信号を出力する極性判別回路と、
   前記極性判別信号に基づき補正用電圧を発生する補正用電圧発生回路と、
   前記正相入力信号及び前記逆相入力信号の少なくとも一方に前記補正用電圧を加算する加算回路
   を備えることを特徴とするオフセット・キャンセル回路。
2. 前記正相入力信号を２値化して前記２値化入力信号を出力する前記入力２値化回路と、
   前記２値化入力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する前記極性判別回路と、
   前記極性判別信号が前記第１の論理レベルのときには前記正相入力信号への前記補正用電圧である負の正相補正用電圧及び前記逆相入力信号へ前記補正用電圧である正の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには正の前記正相補正用電圧及び負の前記逆相補正用電圧の少なくともいずれか一方を発生する前記補正用電圧発生回路
   を備えることを特徴とする請求項１記載のオフセット・キャンセル回路。
3. 前記逆相入力信号を２値化して前記２値化入力信号を出力する前記入力２値化回路と、
   前記２値化入力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する前記極性判別回路と、
   前記極性判別信号が前記第１の論理レベルのときには前記正相入力信号への前記補正用電圧である正の正相補正用電圧及び前記逆相入力信号へ前記補正用電圧である負の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには負の前記正相補正用電圧及び正の前記前記逆相補正用電圧の少なくともいずれか一方を発生する前記補正用電圧発生回路
   を備えることを特徴とする請求項１記載のオフセット・キャンセル回路。
4. 差動入力信号を構成する正相入力信号及び逆相入力信号の少なくとも一方に補正用電圧を加算し、正相出力信号及び逆相出力信号を出力する加算回路と、
   前記正相出力信号の瞬時電圧又は前記逆相出力信号の瞬時電圧のいずれか高い方の電圧である最大値信号を出力する最大値回路と、
   前記正相出力信号又は前記逆相出力信号のいずれか一方を２値化して２値化出力信号を出力する出力２値化回路と、
   前記最大値信号を２値化して２値化最大値信号を出力する最大値２値化回路と、
   前記２値化出力信号と前記２値化最大値信号の位相を比較して極性判別信号を出力する極性判別回路と、
   前記極性判別信号に基づき前記補正用電圧を発生する補正用電圧発生回路
   を備えることを特徴とするオフセット・キャンセル回路。
5. 前記正相出力信号を２値化して前記２値化出力信号を出力する前記出力２値化回路と、
   前記２値化出力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する前記極性判別回路と、
   前記極性判別信号が前記第１の論理レベルのときには前記正相出力信号への前記補正用電圧である負の正相補正用電圧及び前記逆相出力信号へ前記補正用電圧である正の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには正の前記正相補正用電圧及び負の前記前記逆相補正用電圧の少なくともいずれか一方を発生する前記補正用電圧発生回路
   を備えることを特徴とする請求項４記載のオフセット・キャンセル回路。
6. 前記逆相出力信号を２値化して前記２値化出力信号を出力する前記出力２値化回路と、
   前記２値化出力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する前記極性判別回路と、
   前記極性判別信号が前記第１の論理レベルのときには前記正相出力信号への前記補正用電圧である正の正相補正用電圧及び前記逆相出力信号へ前記補正用電圧である負の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには負の前記正相補正用電圧及び正の前記前記逆相補正用電圧の少なくともいずれか一方を発生する前記補正用電圧発生回路
   を備えることを特徴とする請求項４記載のオフセット・キャンセル回路。
7. 第１の前記補正用電圧を前記加算回路が加算した後、前記極性判別信号に基づき、前記第１の補正用電圧を所定の補正用電圧変更値だけ変更した第２の補正用電圧を発生する前記補正用電圧発生回路
   を備えることを特徴とする請求項４乃至６のいずれかに記載のオフセット・キャンセル回路。
8. 前記第２の前記補正用電圧を前記加算回路が加算した後、前記補正用電圧変更値の絶対値を減少させる前記補正用電圧発生回路
   を備えることを特徴とする請求項７記載のオフセット・キャンセル回路。
9. 前記最大値信号の最大値及び最小値の差に基づき、オフセット判別信号を出力する前記振幅判別回路と、
   前記オフセット判別信号に基づき前記補正用電圧を発生する前記補正用電圧発生回路
   を備えることを特徴とする請求項１乃至８のいずれかに記載のオフセット・キャンセル回路。
10. 前記オフセット判別信号に基づき前記補正用電圧の絶対値を決定し、前記極性判別信号に基づき前記補正用電圧の極性を決定する前記補正用電圧発生回路
    を備えることを特徴とする請求項９記載のオフセット・キャンセル回路。
11. 前記差が所定値以下のとき、前記オフセット判別信号を出力する前記振幅判別回路と、
    前記オフセット判別信号に基づき前記補正用電圧を０に設定する前記補正用電圧発生回路
    を備えることを特徴とする請求項９記載のオフセット・キャンセル回路。
12. 差動入力信号を構成する正相入力信号又は逆相入力信号の、瞬時電圧のいずれか高い方の電圧である最大値信号を出力する工程と、
    前記正相入力信号又は前記逆相入力信号のいずれか一方を２値化して２値化入力信号を出力する工程と、
    前記最大値信号を２値化して２値化最大値信号を出力する工程と、
    前記２値化入力信号と前記２値化最大値信号の位相を比較して極性判別信号を出力する工程と、
    前記極性判別信号に基づき補正用電圧を発生する工程と、
    前記正相入力信号及び前記逆相入力信号の少なくとも一方に前記補正用電圧を加算する工程
    を備えることを特徴とするオフセット・キャンセル方法。
13. 前記正相入力信号を２値化して前記２値化入力信号を出力する工程と、
    前記２値化入力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する工程と、
    前記極性判別信号が前記第１の論理レベルのときには前記正相入力信号への前記補正用電圧である負の正相補正用電圧及び前記逆相入力信号へ前記補正用電圧である正の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには正の前記正相補正用電圧及び負の前記前記逆相補正用電圧の少なくともいずれか一方を発生する工程
    を備えることを特徴とする請求項１２記載のオフセット・キャンセル方法。
14. 前記逆相入力信号を２値化して前記２値化入力信号を出力する工程と、
    前記２値化入力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する工程と、
    前記極性判別信号が前記第１の論理レベルのときには前記正相入力信号への前記補正用電圧である正の正相補正用電圧及び前記逆相入力信号へ前記補正用電圧である負の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには負の前記正相補正用電圧及び正の前記前記逆相補正用電圧の少なくともいずれか一方を発生する工程
    を備えることを特徴とする請求項１２記載のオフセット・キャンセル方法。
15. 差動入力信号を構成する正相入力信号及び逆相入力信号の少なくとも一方に補正用電圧を加算し、正相出力信号及び逆相出力信号を出力する工程と、
    前記正相出力信号の瞬時電圧又は前記逆相出力信号の瞬時電圧のいずれか高い方の電圧である最大値信号を出力する工程と、
    前記正相出力信号又は前記逆相出力信号のいずれか一方を２値化して２値化出力信号を出力する工程と、
    前記最大値信号を２値化して２値化最大値信号を出力する工程と、
    前記２値化出力信号と前記２値化最大値信号の位相を比較して極性判別信号を出力する工程と、
    前記極性判別信号に基づき前記補正用電圧を発生する工程
    を備えることを特徴とするオフセット・キャンセル方法。
16. 前記正相出力信号を２値化して前記２値化出力信号を出力する工程と、
    前記２値化出力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する工程と、
    前記極性判別信号が前記第１の論理レベルのときには前記正相出力信号への前記補正用電圧である負の正相補正用電圧及び前記逆相出力信号へ前記補正用電圧である正の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには正の前記正相補正用電圧及び負の前記前記逆相補正用電圧の少なくともいずれか一方を発生する工程
    を備えることを特徴とする請求項１５記載のオフセット・キャンセル方法。
17. 前記逆相出力信号を２値化して前記２値化出力信号を出力する工程と、
    前記２値化出力信号と前記２値化最大値信号の位相を比較し、位相が一致しているときには第１の論理レベルの極性判別信号を出力し、前記位相が一致していないときには第２の論理レベルの極性判別信号を出力する工程と、
    前記極性判別信号が前記第１の論理レベルのときには前記正相出力信号への前記補正用電圧である正の正相補正用電圧及び前記逆相出力信号へ前記補正用電圧である負の逆相補正用電圧の少なくともいずれか一方を発生し、前記極性判別信号が前記第２の論理レベルのときには負の前記正相補正用電圧及び正の前記前記逆相補正用電圧の少なくともいずれか一方を発生する工程
    を備えることを特徴とする請求項１５記載のオフセット・キャンセル方法。
18. 第１の前記補正用電圧を前記加算回路が加算した後、前記極性判別信号に基づき、前記第１の補正用電圧を所定の補正用電圧変更値だけ変更した第２の補正用電圧を発生する工程
    を備えることを特徴とする請求項１５乃至１７のいずれかに記載のオフセット・キャンセル方法。
19. 前記第２の前記補正用電圧を前記加算回路が加算した後、前記補正用電圧変更値の絶対値を減少させる工程
    を備えることを特徴とする請求項１８記載のオフセット・キャンセル方法。
20. 前記最大値信号の最大値及び最小値の差に基づき、オフセット判別信号を出力する工程と、
    前記オフセット判別信号に基づき前記補正用電圧を発生する工程
    を備えることを特徴とする請求項１２乃至１９のいずれかに記載のオフセット・キャンセル方法。
21. 前記オフセット判別信号に基づき前記補正用電圧の絶対値を決定し、前記極性判別信号に基づき前記補正用電圧の極性を決定する工程
    を備えることを特徴とする請求項２０記載のオフセット・キャンセル方法。
22. 前記差が所定値以下のとき、前記オフセット判別信号を出力する工程と、
    前記オフセット判別信号に基づき前記補正用電圧を０に設定する工程
    を備えることを特徴とする請求項２０記載のオフセット・キャンセル回路。

Images