JPH0371018A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号処理装置さらにはＡ、／ＤＣＤナログ・デ
ィジタル）変換器を含む信号処理装置に関し、例えば工
業プロセスにおける計測システ１１などに適用して有効
な技術に関する。

〔従来技術〕

計測システムにおいては、多くの場合測定値が得られた
だけでは不十分であり、得られた信珍をシステムの目的
に沿って処理し、有効しこ利用し得る情報とする過程が
必要である。持にラング１１な現象をｖＡ８＋！ｌした
ときは信号処理が不可欠となる。

この信号処理にディジタル・シグナル・プロセジヤ（以
下Ｄ　Ｓ　Ｉ）と略称する）や電子計算機が採用される
システムでは、先ず測定量が変位、圧力、電圧、電流、
インピーダンス、周波数などに変換され（１次変換）、
そして機器の標準化に都合がよいように信号の再変換が
行われる（２次変換）。

この再変換出力はアナログ信号であり、必要に応じて表
示系で表示され、更にＤＳＰなどでのディジタル信号処
理を可能とするためにＤ／Ａ変換器によってディジタル
信号に変換される。

ディジタル変換の出力信号は、量的にも時間的にも離散
的な値をとることになるので、符号の長さ（げた数ある
いは語長）で１次的に精度が支配され、更に変換過程に
おける誤差が加算される。

しかしこのディジタル変換により、ＤＳＰや電子計算機
による高度な演算処理や遠距離データ伝送など、アナロ
グ信号処理では実現できない高度な信号処理が可能とな
る。

ここで、Ａ／Ｄ変換器の種類としては、高精度低速度の
計数方式、中精度・中速度の逐次比較方式、超高速・低
精度の並列比較方式を挙げることができ、それぞれ用途
に応じて使い分けられる。

尚、Ａ／Ｄ変換器について記載された文献の例としては
、特開昭６１−２３６２１８月がある。

〔発明が解決しようとする課題〕

しかしながら従来装置においては、Ａ／Ｄ変換器の入力
規定値よりも大きな振幅波形のアナログ信号波形が当該
Ａ／Ｄ変換器に入力された場合、Ａ／Ｄ変換器がオーバ
ーフロー状態となり、後段のＤＳＰ等における信号処理
精度が人怖に低下してしまう。なぜなら、過大入力アナ
ログ信号が入力された場合、Ａ／Ｄ変換器のディジタル
出力は、オーバーフロー状態において当該Ａ／Ｄ変換器
のとり得る最大値に同定されることになるため、例えば
過大入力アナログ信号がｓｊｎ波である場合でも歪波を
Ａ／Ｄ変換したのと等価になり、この結果ＤＳＰ等にお
いて、入力アナログ信号波形に本来含まれていない周波
数取分をも信号処理対象としてしまうからである。

一方、通常状態でＡ／Ｄ変換器に入力されるアナログ信
号の最大値よりもはるかに大きなアナログ信号が入力さ
れてもオーバーフローを生じない３ ４ ように十分なマージンを確保すれば、上記オーバーフロ
ーに起因する信号処理精度の低下は抑制されるが、そう
すると通常状態において不必要なマージンを有している
ことになるから、Ａ／Ｄ変換器のダイナミックレンジを
有効に利用できないことになり、Ｓ／Ｎ比の向上を図る
上でも不利となる。

本発明の目的は、Ａ／Ｄ変換器のダイナミックレンジを
有効に利用することができ、しかも信号処理精度を向上
できる信号処理装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、Ａ／Ｄ変換器でのオーバーフローを検知する
オーバーフロー検知手段を般け、更にこのオーバーフロ
ー検知結果に基づいて、Ａ／Ｄｉ換器に入力されるアナ
ログ信号のレベルを調整する信号レベル調整手段を設け
ることにより信号処理装置を構成したものである。

また、入力アナログ信号に重畳された大振幅パルス性ノ
イズなどによってＡ／Ｄ変換器が瞬時的にオーバーフロ
ーした場合でも、これによる信号処理精度の低下防止を
可能とするため、オーバーフロー時前後のＡ／Ｄ変換出
力データに基づく補間データによって当該オーバーフロ
ー時のＡ／Ｄ変換出力データを修正するデータ修正手段
を設けるとよい。

更に上記オーバーフロー検知手段を容易に実現するには
、予め設定された基準電圧と入力アナログ信号の電位と
を比較する比較器、あるいは」二記Ａ／Ｄ変換結果に基
づいてオーバーフローの発生を判別する論理回路を採用
するとよい。

〔作　用〕

上記した手段によれば、Ａ／Ｄ変換器でのオーバーフロ
ーが検知された場合に、Ａ／Ｄ変換器に入力されるアナ
ログ信号のレベルが調整され、このことか、オーバーフ
ローを生しない範囲で可能な限り入力アナログ信号レベ
ルを高めるように作用し、Ａ、　／　Ｄ変換器のダイナ
ミックレンジの有効利用、及び信号処理精度の向−ヒを
達成する。

〔実　施　例〕

第１図には本発明の一実施例としての計測システムが示
される。同図に示される計測システムは、特に制限され
ないが、工業用プロセスに適用され、アナログ信号形式
で人力された測定値の借し一処理を可能とするものであ
る。

同図に示される信号変換部１は、入力されるアナログ信
号をディジタル信号に変換する機能を有し、特に制限さ
れないが、アッテネータ２、オーバーフロー検知回路３
、及びＡ／Ｄ変換器４を１枚の配線基板上に搭載して成
る。

」−記アッテネータ２は、Ａ　／　Ｄ変換器４の前段に
配置され、このＡ／Ｄ変換器４に入力されるアナログ信
号を減衰させることによってＡ／Ｄ変換器４でのオーバ
ーフローを防止する機能を有する。

このアナログ信号のレベル調整は、上記オーバーフロー
検知回路３から出力されるオーバーフロー検知信号９に
よって行われる。すなわちこのアッテネータ２は、オー
バーフロー検知信号９がアクティブ状態である限り、段
階的に若しくは連続的に信号減衰率が高められ、そして
オーバーフロー検知信号９が非アクテイブ状態にムっだ
際しこそのときの減衰率に固定される。尚、アッテネー
タ２の初期設定例えば減衰率上の状態の設定はホストシ
ステム７によって行われる。ここで、本発明における信
号レベル調整手段はこのアッテネータ２により実現され
る。

また１：、記オーバーフロー検う、１１回路３は、Ａｌ
１）変換器４でのオーバーフローを検知するもので、特
に制限されないが、Ａ、　／　Ｄ変換器４に入力される
アナログ信号電位Ｖｉｎと、予め設定された基準電位Ｖ
　ｒ　ｅ　ｆとの比較を行う比較器８を含んで戊る。こ
の比較器８より出力されるオーバーフロー検知信号９は
、Ｖ　］−ｎ　＞　Ｖ　ｒ　ｅ　ｆの場合にアクティブ
状態となる。尚、Ｖｒｅｆは、Ａ　／　Ｄ変換器４にお
いてオーバーフローを生しない場合の最大入力アナログ
信号レベル（規定値）を勘案して決定される。ここでこ
のオーバーフロー検知回路３が、本発明におけるオーバ
ーフロー検知手段に相当する。

上記Ａ、　／　Ｄ変換器４は、上記アッテネータ２を介
して入力されるアナログ信号をディジタル信号に変換す
るもので、特に制限されないが、並列比較方式による変
換器が適用される。

そしてこのＡ／１〕変換器４の変換出力は、後段に配置
されたＤＳＰ５に入力され、このＤＳＰ５において所定
のディジタル信号処理が行われるようになっている。特
に本実施例においてこのＤＳＰ５は、実際の計測中し二
上記オーバーフロー検知回路３から出力されるオーバー
フロー検知信号がアクティブ状態にされた際に、換言す
ればＡ／Ｄ変換器４でのオーバーフローが検知された場
合しこ、当該オーバーフロー時前後のＡ、　／　Ｄ変換
出力データに基づく補間処理を実行し、得られた補間デ
ータによって当該オーバーフロー時のＡ／Ｄ変換データ
を修正する機能を有する。従って、本発明におけるデー
タ修正手段はこのＤＳＰ５によって機能的に実現される
。

更に上記ＤＳＰ５はホストシステム７に接続されており
、上記ＤＳＰ５におｌづる所定のディジタル信９処理の
実行がこのボス１〜システム７によって制御されるよう
になっている。

上記の構成においてアッテネータ２の調整は、本実施例
システムによって所定の計測が開始される油のテストモ
ード時に次のように行われる。

テストモード時に例えば第２Ａ図に示されるようなｓｊ
ｎ波がアッテネータ２に人力される。このｓｊｎ波の信
号レベルは、実際の言１測においてこのアッテネータ２
に入力される可能性のある最大信号レベルにほぼ等しく
なるように調整されている。そしてこのｓｉｎ波信号の
レベルが、Ａ／Ｄ変換器４における入力許容１ノベルを
超えているものとすると、Ａ／Ｄ変換器４はオーバーフ
ロー状態となり、そのディジタル出力は、第２　Ｂ図に
示されるような歪波信号をＡ、　／　Ｄ変換したのと等
価になる。しかしこのとき、オーダ＜−フロー検知回路
３においてＶｉｎ＞Ｖｒｅｆが成立することによってオ
ーバーフロー検知信号９がアクティブ状態とされ、これ
によりアッテネータ２における信号減衰率が高められ、
Ｖｉｎが徐々に低下される。そしてＶｉｎ≦Ｖｒｅｆが
成立すると、換言すればＡ／Ｄ変換器４がオーバーフロ
ーしない状態となった際に、オーバーフロー検知＠路３
の出力たるオーバーフロー検知信号９が非アクテイブ状
態とされ、これによってアッテネータ２における信号減
衰率がそのときの値に固定され、アッテネータ２の調整
が完了される。

以上の調整により、実際の計測においては、入力される
アナログ信号がアッテネータ２によって適当なレベルに
減衰されてからＡ／Ｄ変換器４に入力されるため、この
Ａ／Ｄ変換器４においてオーバーフローを生じ難くなる
。

尚、実際の計測中においては、ホストシステム７の制御
により、上記アッテネータ２の減衰率調に示されるよう
に、入力アナログ信号（この場合ｓｉｎ波）１１に大振
幅パルス性ノイズエ２が重畳された場合には、このノイ
ズ１２によってＶｊｎ＞Ｖｒｅｆが一時的に成立し、オ
ーバーフロー検知回路３よりのオーバーフロー検知信号
９がアクティブ状態とされるが、アッテネータ２の減衰
率調整が禁止されているため、Ａ／Ｄ変換器４では第３
Ｂ図しこ示されるように上記ノイズエ２成分によってオ
ーバーフローを生ずる。しかし上記ノイズ１２によって
Ａ／Ｄ変換器４が瞬時的にオーバーフローした場合でも
、ＤＳＰ５において、当該オーバーフロー時前後のＡ／
Ｄ変換出力データに基づく補間データによって当該オー
バーフロー時のＡ／Ｄ変換データが修正され、第３ｃ図
に示されるようしこ正常データとなるので、上記パルス
性ノイズ１２に起因する信号処理精度の低下が防止され
る。

上記実施例によれば、以下の作用効果を得るこ１− 知回路３によりＡ／Ｄ変換器４でのオーバーフローが検
知され、この検知結果に基づいて、Ａ／Ｉ）変換器４に
入力されるアナログ信号が減衰されるようにアッテネー
タ２が調整されるので、実際の計測においてＡ／Ｄ変換
器４でのオーバーフローを生じ難くなり、ＤＳＰ５での
信号処理精度の向上を図ることができる。

（２）また、上記テストモードにおけるアッテネータｗ
ＲＷでは、Ａ／Ｄ変換器４でのオーバーフローを生じな
い範囲で可能な限り入力アナログ信号レベルを高めるよ
うに設定されるので、信号レベ／ｌ／　＋７１　Ｍ歪化
ニよりＡ／Ｄ変換器４のダイナミックレンジを有効に利
用することができ、Ｓ／Ｎ比の向上を図ることができる
。

（３）更に、比較器８を採用することにより、このオー
バーフロー検知回路３を容易に構成できる。

（４）そしてＤＳＰ５によって機能的に実現されるデー
タ修正手段を有しているので、実際の計測中において入
力アナログ信号にパルス性のノイズ↓２が重畳された場
合でも、信号処理精度の低下２ を防止することができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変形可能であ
る。

例えば上記実施例におけるアッテネータ２に代えて、可
変利得増幅器などを利用してもよい。

また、上記実施例ではＡ／Ｄ変換器４の前段においてこ
のＡ／’Ｄ変換器４のオーバーフローを検出するように
したが、Ａ／Ｄ変換結果に基づいて論理的にオーバーフ
ローを検知することもできる。

例えばＡ／Ｄ変換器内の出力レジスタの保持内容によっ
てオーバーフローを検知することもできる。

第４図にはこの場合のＡ／Ｄ変換器４Ａの構成が示され
る。

同図に示されるＡ／Ｄ変換器４Ａは並列比較形のもので
、フルスケール電圧Ｖニー■２が抵抗分圧回路１４によ
って分圧されて複数の基準電圧が形成され、各基準電圧
が、ラッチ信号１９によってラッチ動作可能な複数の比
較器１３の一方の入力端子にそれぞれ印加されるように
なっている。この複数の比較器１３の他方の入力端子に
は第１図に示されるアッテネータ２の出力信号（アナロ
グ信号）が入力されるようになっており、各比較器１３
においてアッテネータ２の出力信号電位と上記Ｍｉｌ電
圧との比較が行われる。この比較において、アッテネー
タ２の出力信号電位以下の基へｊ４電圧をもつ比較器の
出力はす人でハイレベルとなり、これとは逆にアッテネ
ータ２の出力信号電位を超える基準電位をもつ比較器の
出力はすべてロウレベルとなる。このハイレベル出力群
とロウレベル出力群の境界が、次段に配置された複数の
ゲート回路１５によって求められ、更に後段のエンコー
ダ１６によって２進化出力が得られ、そしてこのエンコ
ーダ１６の２進化出力が、後段の出力ラッチ回路１７し
二ラッチ信号の入力タイミングで保持されるようになっ
ている。ここでこの出力ラッチ回路１７は、ＬＳＩ３（
最下位ピッＩ〜）〜ＭＳＢ（最上位ピッｌ−）の他に冗
長ピッ１〜２０を有する。

この冗長ピッＩ〜２０はこのＡ／Ｄ変換器４Ａがオーバ
ーフローした場合にその状態が反転されるビットである
。またＭＳＢは符号ビットであり、このＡ／Ｄ変換器４
Ａがオーバーフローしない限りにおいて冗長ビット２０
及び符号ビットＭＳＢはそれぞれロジノク信号の”１．
１”又は１′０．○”であるが、オーバーフローを生し
た場合冗長ビットの状態反転によりＩＩＱ、ｌｌ″又は
″コ、Ｏ″となる。従って排他的論理和ゲート１８によ
りこの冗長ピッＩ・２０と符号ピッ１− 理和を求めるようにすれば、このＡ／Ｄ変換器４Ａが正
側最大又は負側最大によりオーバーフローを生じている
ことが判別できる。従ってこの判別結果をオーバーフロ
ー検知信号として第１−図におけるアッテネータ２及び
ＤＳＰ５に伝達すればよい。尚、このＡ／Ｄ変換出力は
Ｍ．　Ｓ　１３〜Ｌ　Ｓ　Ｂであり、冗長ビットはＡ．
　／　Ｄ変換出力としてＤＳＰ５に送出されない。

このようにしてもＡ　／　Ｉ）変換器のオーバーフロー
を検知することができ、従って排他的論理和ゲ−　１−
　１　８を含む論理回路によってオーバーフロー５− 検知手段を容易に実現できる。

また、第４図に示される回路とは別に、Ａ／Ｄ変換出力
を監視し、このＡ．　／　Ｄ変換器のとりうる最大出力
状態が所定時間継続した場合に当該Ａ／Ｄ変換器でオー
バーフローを生していると判断する論理回路によってオ
ーバーフロー検知手段を形成することもできる。この場
合、オーバーフロー検知手段はＡ／Ｄ変換器の外部に（
出力側）に配置することができ、第１図に示されるのと
同様に既存のＡ／Ｄ変換器をそのまま使用することがで
きる。

更に、Ａ／Ｄ変換器として、並列比較方式のものの他に
計数方式や逐次比較方式等、他の方式の変換器を適用で
きる。

以上の説明では主どして本発明者によってなされた発明
をその背景となった利用分野である計測システムに適用
した場合について説明したが、本発明はそれに限定され
るものではなく、例えば電話用コーグ・デコーダやアナ
ログ・ディジタル混載形のデータ処理装置など、Ａ／Ｄ
変換器を有す６ るその他の信号処理装置に適用することができる。

本発明は少なくともＡ．　／　Ｄ変換器のダイナミック
レンジを有効に利用することができ、しかも信号処理精
度を向」二できる条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を鈴生４に説明すれば１：配の通りであ
る。

すなわち、Ａ　／　ｌ）変換器でのオーバーフローが検
知された場合に、Ａ．　／　Ｄ変換器に入力されるアナ
ログ信号が減衰され、これによって、オーバーフローを
生しない範囲で可能な限り入力アナログ信号レベルを高
めることができるので、Ａ．　／　Ｄ変換器のダイナミ
ックレンジを有効に利用でき、しかも信号処理精度を向
上できる。

また、オーバーフロー時前後のＡ．　／　Ｄ変換出力デ
ータに基づく補間データにより、当該オーバフロー時の
Ａ．　／　Ｄ変換出力データを修正するデータ修正手段
を設けた場合には、入力アナログ信昔に重畳された大振
幅パルス性ノイズなどによってＡ／Ｄ変換器が瞬時的に
オーバーフローした場合でも、これによる信号処理精度
の低下を防止できる。

更に、予め設定されたＪｉＬ準電圧と入力アナログ信号
の電位とを比較する比較器、あるいはＡ／Ｄ変換結果に
基づいてオーバーフロー発生を判別する論理回路を採用
することによって、オーバーフロー検知手段を容易に実
現することができる。

【図面の簡単な説明】

第上図は本発明の一実施例である計測システムのブロッ
ク図、 第２Ａ図及び第２Ｂ図はＡ／Ｄ変換器でのオーバーフロ
ー状態を説明するための波形図、第３Ａ図、第３Ｂ図、
第３Ｃ図はパルス性ノイズに対するＡ／Ｄ変換データの
修正を説明するための波形図、 第４図はＡ／Ｄ変換器でのオーバーフロー検知を論理的
に行う場合の回路図である。 ２・・アッテネータ、３　・オーバーフロー検知回路、
４，４Ａ−４／Ｄ変換器、５　＝・Ｄ　Ｓ　Ｐ、８・比
較器、１８・・・排他的論理和ゲート。 ９− ば）

Claims (1)

1. 【特許請求の範囲】 １、入力されるアナログ信号をディジタル信号に変換す
   るＡ／Ｄ変換器を含む信号処理装置において、上記Ａ／
   Ｄ変換器でのオーバーフローを検知するオーバーフロー
   検知手段と、このオーバーフロー検知結果に基づいて、
   上記変換器に入力されるアナログ信号のレベルを調整す
   る信号レベル調整手段とを有することを特徴とする信号
   処理装置。 ２、上記オーバーフロー検知手段によってオーバーフロ
   ーが検知された場合に、当該オーバーフロー時前後のＡ
   ／Ｄ変換出力データに基づく補間データによって当該オ
   ーバーフロー時のＡ／Ｄ変換出力データを修正するデー
   タ修正手段を設けた請求項１記載の信号処理装置。 ３、予め設定された基準電圧と上記アナログ信号の電位
   とを比較する比較器を含んで上記オーバーフロー検知手
   段を形成した請求項１又は２記載の信号処理装置。 ４、上記Ａ／Ｄ変換器におけるＡ／Ｄ変換結果に基づい
   てオーバーフローの発生を判別する論理回路を含んで上
   記オーバーフロー検知手段を形成した請求項１又は２記
   載の信号処理装置。