JPH10276043A - アナログ信号からの基本波検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力されるアナログ信号の周波数が刻々変化
する場合でも、基本波を方形波として正確に取り出すこ
とができる基本波検出回路を提供すること。 【解決手段】 アナログ信号を分圧手段を介して正側の
ピークホールド回路Ａ１と、負側のピークホールド回路
Ａ２へ入力させ、各ピークホールド回路Ａ１，Ａ２の出
力をＲ，Ｓフリップフロップ回路を通じて出力させる。
前記アナログ信号のレベルと、正側のピークホールド回
路Ａ１からの信号レベル及び負側のピークホールド回路
Ａ２からの信号レベルを、正側レベル比較手段ＣＮ１
と、負側レベル検出手段ＣＮ２とで比較し、アナログ信
号レベルの方が大きいときに、正，負側レベル比較手段
ＣＮ１，ＣＮ２からフリップフロップ回路ＦＦへトリガ
パルス（Ｒ，Ｓパルス）をそれぞれ出力させ、出力波形
を反転させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばギターシ
ンセサイザなどのピッチ検出、オシロスコープなどの同
期検出、トラッキングフィルタその他、高調波が多く含
まれたアナログ電気信号から基本波を検出するための基
本波検出回路に関するものである。

【０００２】

【従来の技術】基本波を検出するには、通常はあらかじ
めろ波周波数を取り出したい基本波の周波数に合わせた
ローパスフィルタが使用されていた。

【０００３】

【発明が解決しようとする課題】ローパスフィルタによ
る基本波の検出は、入力されるアナログ信号の周波数が
変化しない場合は有効であるが、入力周波数が時々刻々
変化する場合には、その都度前記変化に合わせてローパ
スフィルタのろ波周波数をセットし直すことは不可能で
あるので、ローパスフィルタを使用することができなか
った。この発明の目的は、入力周波数が刻々変化する場
合でも、基本波を正確に取り出すことができるアナログ
信号からの基本波検出回路を提供することにある。

【０００４】

【課題を解決するための手段】この発明による基本波検
出回路は、前述の課題を解決するため以下のように構成
したものである。すなわち、請求項１に記載の基本波検
出回路は、アナログ信号が分圧手段を介して入力される
正側のピークホールド回路Ａ１及び負側のピークホール
ド回路Ａ２と、前記アナログ信号レベルと前記正側のピ
ークホールド回路Ａ１からの入力信号レベルを比較する
正側のレベル比較手段ＣＮ１と、前記アナログ信号レベ
ルと前記負側のピークホールド回路Ａ２からの入力信号
レベルを比較する負側のレベル比較手段ＣＮ２と、前記
各レベル比較手段ＣＮ１，ＣＮ２からの信号が入力され
るフリップフロップ回路ＦＦとを含むことを特徴とする
ものである。

【０００５】請求項２に記載の基本波検出回路は、請求
項１の基本波検出回路において、前記ピークホールド回
路Ａ１，Ａ２にピークホールドされたピークレベルを、
小率で減衰させる減衰手段を設けたものである。

【０００６】

【発明の実施の形態】図１及び図２を参照しながら、こ
の発明による基本波検出回路の好ましい実施形態を説明
する。図１はこの発明による基本波検出回路の実施形態
を示すブロック図であり、図２は図１の実施形態の検出
回路によって基本波が検出される状態を示した図であ
る。

【０００７】この実施形態では、ギターシンセサイザの
ピッチ検出に適する基本波検出回路が示されている。図
１において、Ａ１，Ａ２はオペアンブＯＡ１，ＯＡ２を
それぞれ含む正側及び負側のピークホールド回路であ
り、ＣＮ１，ＣＮ２は、正側及び負側のレベル比較手段
（コンパレータ）である。

【０００８】入力端子ＩＮは、各レベル比較手段ＣＮ
１，ＣＮ２へそれぞれ接続されるとともに、分圧手段Ｓ
Ｖを介してそれぞれのピークホールド回路Ａ１，Ａ２へ
接続されている。各レベル比較手段ＣＮ１，ＣＮ２は、
ＲＳフリップフロップ回路ＦＦのリセットＲ側，セット
Ｓ側へそれぞれ接続されている。

【０００９】図２には、中央の水平線１を基準として、
入力信号中の正側のピークレベル１０と負側のピークレ
ベル１１とが交互に示されており、その上方には正側の
レベル比較手段ＣＮ１から出力されるトリガパルス２、
その下方には負側のレベル比較手段ＣＮ２から出力され
るトリガパルス３、最下部にフリップフロップ回路ＦＦ
を通じて方形波として出力される基本波４が模式的に示
されている。

【００１０】前述の基本波検出回路によれば、前記入力
端子ＩＮからの交流のアナログ電気信号は、分圧手段Ｓ
Ｖにより分圧され、１０％前後レベル低下した正側のピ
ークレベルは正側のピークホールド回路Ａ１のコンデン
サＣ１にホールドされ、１０％前後レベル低下した負側
のピークレベルは、負側のピークホールド回路Ａ２のコ
デンサＣ２へホールドされる。

【００１１】前述のように、正側のピークホールド回路
Ａ１に蓄えられている直流のアナログ信号のピークレベ
ルの値は、入力端子ＩＮからレベル比較手段ＣＮ１へ入
力される交流のアナログ信号中の正側のピークレベルの
値に対して、９０％程度のレベルである。したがって、
ピークホールド回路Ａ１からレベル比較手段ＣＮ１へ入
力される信号のレベルよりも、入力端子ＩＮからレベル
比較手段ＣＮ１へ入力される交流のアナログ信号のピー
クレベルが大きいため、レベル比較手段ＣＮ１によって
両者が比較されると、レベル比較手段ＣＮ１からトリガ
パルス（負パルス）がフロップフロップ回路ＦＦのリセ
ットＲ側に入力される。これに伴って、フリップフロッ
プ回路ＦＦがリセット状態になり、当該回路ＦＦから出
力される図２の基本波４の波形は反転する。

【００１２】他方、負側のピークホールド回路Ａ２に蓄
えられている直流のアナログ信号のピークレベルの値
も、入力端子ＩＮからレベル比較手段ＣＮ２へ入力され
るアナログ信号中のピークレベルに対して９０％程度で
ある。したがって、ピークホールド回路Ａ２からレベル
比較手段ＣＮ２へ入力される信号のレベルよりも、入力
端子ＩＮからレベル比較手段ＣＮ２へ入力される交流の
アナログ信号のピークレベルが大きいため、両者がレベ
ル比較手段ＣＮ２によって両者が比較されると、レベル
比較手段ＣＮ２からトリガパルス（負パルス）がフリッ
プフロップ回路ＦＦのセットＳ側に入力される。これに
伴って、フリップフロップ回路ＦＦの出力がセット状態
になり、出力される図２の基本波４の波形は逆側に反転
する。

【００１３】入力端子ＩＮから高調波が多く含まれてい
るアナログ信号が正側のレベル比較手段ＣＮ１に入力さ
れると、当該レベル比較手段ＣＮ１から複数のパルスが
出力されることがあるが、負側でトリガパルスが出力さ
れないかぎり基本波は反転しない。同様に、高調波が多
く含まれているアナログ信号が負側のレベル比較手段Ｃ
Ｎ２に入力されると、当該レベル比較手段ＣＮ２から複
数のパルスが出力されることがあるが、正側でトリガパ
ルスが出力されないかぎり基本波は反転しない。以上の
ようにして、実際の入力信号よりも約９０°遅れた状態
で、アナログ信号中の基本波が方形波として正確に検出
される。

【００１４】この実施形態では、前述のようにピークホ
ールドされた電荷は、次にピークホールドされるまでの
間に減衰手段（抵抗）Ｒ１，Ｒ２によってそれぞれ１０
％前後放電されように構成されている。

【００１５】正側のコンデンサＣ１及び抵抗Ｒ１、負側
のコンデンサＣ２及び抵抗Ｒ２による時定数は、好まし
くは大きい方がよいが、入力信号は通常放物線を描くよ
うに経時的に減衰することと、入力信号が急激に減衰し
たときなどにピークホールドされている電荷が入力信号
レベルに対して上回っていると、レベル比較手段ＣＮ
１，ＣＮ２から継続的にトリガパルスが出力されなくな
るため、最低の入力周波数で実用上問題がない値にして
いる。具体的には、各コンデンサＣ１，Ｃ２にそれぞれ
蓄えられた電荷は、次にピークホールドされるまでの間
９０％程度に保たれていればよいので、前述のようにそ
れぞれの抵抗Ｒ１，Ｒ２によって１／１０程度放電させ
ている。

【００１６】なお、前述のレベル比較手段ＣＮ１，ＣＮ
２をより正確に作動させるためには、各レベル比較手段
ＣＮ１，ＣＮ２に対して、それぞれ入力端子ＩＮからの
入力側ｃｎ１，ｃｎ２に微小電圧によるバイアスを加
え、入力信号のないときは出力端子をレベル比較手段
（オペアンブ）ＣＮ１，ＣＮ２の正側の電源電圧付近に
設定しておのが望ましい。さらに好ましくは、微小信号
を入力し、図示しないオシロスコープなどで負パルスの
幅を見て、レベル比較手段ＣＮ１，ＣＮ２のバランスを
調整する。

【００１７】また、入力信号によってはデューティーサ
イクルは５０％でないこともあり得るが、このような場
合には、図１で示すようにＴフリップフロップ回路ＴＦ
Ｆを前記フリップフロップ回路ＦＦへ接続し、このＴフ
リップフロップ回路ＴＦＦで分周することにより、完全
に５０％のデューティーサイルクの波形を検出すること
がきる。

【００１８】前記実施形態によれば、ローパスフィルタ
を使用しないため、周波数が刻々変化する高調波を含む
アナログ信号から低周波数の基本波をより正確に検出す
ることができる。また、オペアンプなどの素子の性能が
理想的であれば、入力される最低周波数に定数を一部セ
ットすることによって、高い周波数に対しては無限に近
くまで追従させることができる。さらに実験によれば、
入力信号のダイナミックレンジレベルは５０ｄｂ以上ま
で取ることができた。

【００１９】この発明の基本波検出回路において、ピー
ホールド回路Ａ１，Ａ２は、例えばＩＣを使用したデジ
タル回路を使用することができるほか、レベル検出手段
ＣＮ１，ＣＮ２についても、同様なデジタルコンパレー
タを使用することができる。

【００２０】

【発明の効果】この発明に係る基本波検出回路によれ
ば、入力周波数が刻々変化する場合でも、基本波を方形
波としてより正確に取り出すことができる。

【図面の簡単な説明】

【図１】この発明による基本波検出回路の実施形態を示
すブロック図である。

【図２】図１の実施形態の検出回路によって基本波が検
出される状態を示した図である。

【符号の説明】

ＯＡ１ 正側のオペアンプ ＯＡ２ 負側のオペアンプ ＣＮ１ 正側のレベル比較手段 ＣＮ２ 負側のレベル比較手段 Ｃ１，Ｃ２ コンデンンサ Ｒ１，Ｒ２ 減衰手段（抵抗） ＩＮ 入力端子 ＳＶ 分圧手段 ＦＦ フリップフロップ １ 水平線 １０ 正側のピークレベル １１ 負側のピークレベル１１ ２，３ トリガパルス ４ 基本波

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アナログ信号が分圧手段ＳＶを介して入
   力される正側のピークホールド回路Ａ１及び負側のピー
   クホールド回路Ａ２と、 前記アナログ信号のレベルと前記正側のピークホールド
   回路Ａ１からの入力信号レベルを比較する正側のレベル
   比較手段ＣＮ１と、 前記アナログ信号のレベルと前記負側のピークホールド
   回路Ａ２からの入力信号レベルを比較する負側のレベル
   比較手段ＣＮ２と、 前記各レベル比較手段ＣＮ１，ＣＮ２からの信号が入力
   されるフリップフロップ回路ＦＦとを含むことを特徴と
   する、 アナログ信号からの基本波検出回路。
2. 【請求項２】 前記各ピークホールド回路Ａ１及びＡ２
   は、ピークホールドされたピークレベルを、小率で減衰
   させる減衰手段Ｒ１及びＲ２をそれぞれ有する請求項１
   に記載のアナログ信号からの基本波検出回路。