JPS62104040A - 化合物半導体薄膜の製法 - Google Patents

化合物半導体薄膜の製法

Info

Publication number
JPS62104040A
JPS62104040A JP60243311A JP24331185A JPS62104040A JP S62104040 A JPS62104040 A JP S62104040A JP 60243311 A JP60243311 A JP 60243311A JP 24331185 A JP24331185 A JP 24331185A JP S62104040 A JPS62104040 A JP S62104040A
Authority
JP
Japan
Prior art keywords
thin film
substrate
temperature
buffer layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60243311A
Other languages
English (en)
Inventor
Teruyuki Mizumoto
照之 水本
Naoyuki Ito
直行 伊藤
Norihisa Okamoto
岡本 則久
Takashi Shimobayashi
隆 下林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP60243311A priority Critical patent/JPS62104040A/ja
Publication of JPS62104040A publication Critical patent/JPS62104040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は青色発光素子の母体となるZn5xSe1〜8
単結晶薄膜の製法に関する。
(発明の概要〕 本発明は、単結晶基板上にバッファー層を形成し、該バ
ッファー層上に化合物半導体薄膜を積層するプロセスに
おいて、MO−CVD法を用いて第1段またはそれ以上
の成長温度においてバッファー層を形成し、その後連続
して、所定の成長温度でZn5xSa+−x単結晶薄膜
を形成したことにより、低温で高品位のエピタキシャル
膜を提供するものである。
〔従来の技術〕
ZnSは、室温で3.6eVという広い禁制帯幅を有す
るために青色発光素子材料として注目され、素子の試作
が進められている。(例えば Appl。
Phys、Lott、27 (1975)697゜ph
ys、5tat、sol、(a)50 (1978)4
91.phys、5tat、sol  (aこれまでの
結晶成長法ではII−Vl族の化合物半導体においては
良質の単結晶を得ることが困難であった。
近年、MO−CVD法、MBE法等の新しい結晶成長法
の研究が進み、■−■族化合物半導体の分野でも良質の
エピタキシャル膜が得られつつある。
従来研究されているエピタキシャル膜の製法は例えば電
子通信学会技術研究報告5SD83−166に見られる
様に減圧MO−CVD装置を用いて、ZnSを成長させ
る場合には原料ガスとして(CHs ) t Zn (
以下DMZnと略す)及びHzSを用い、単結晶基板と
してGaAsあるいはGaPを用いることによって30
0℃〜550℃の温度領域で結晶成長させている。Zn
S、e膜を得るには■族の供給源としてHtSeを用い
、温度範囲を150℃〜550℃にとって成長させてい
る。
〔発明が解決しようとする問題点及び目的〕上述の従来
技術には以下の問題点を有し、改善が望まれていた。
(11基板に用いられるGaAs5 GaPとZnSと
の格子定数の差は表1に示す通りだが、この基板上に積
んだ膜について、その結晶性を評価してみるとすべての
成長温度域に渡って格子整合性の良いGaPよりGaA
sの方が良いデータが得られる。特に低温領域の400
℃ではGaP上の膜では多結晶の傾向が現れ、350℃
以下になるとすべてが多結晶膜となった。
また59年秋季応用物塊学会予稿集12a−3−5にも
見られる様に一般にII−Vl族の単結晶薄膜では低温
で成長させた膜において比抵抗の小さな値が得られる傾
向にある。
これらの事情から素子化を考慮すると低温でもエピタキ
シャル成長が可能なGaAsを基板として用い、この上
に単結晶膜を積層する方法がとられている。
しかしこの方法ではZ n S / G a A s界
面の、格子整合性の悪さからくる結晶性の乱れの影響を
受けた膜で素子を作ることになり、またへテロエピタキ
シャル界面は多くの欠陥を有し易く、素子化した際、高
抵抗な領域となり特性のばらつきを生じる原因にもなっ
ている。
本発明の目的は上記の問題点を解決し、ZnS膜と格子
整合性の良いGaP上に低温で良質のエピタキシャル膜
を作製する製法を提供するところにある。
表1 主な半導体材料の格子定数 (問題を解決するための手段〕 本発明の化合物半導体薄膜の製法は、MO−CVD法を
用いて第1段またはそれ以上の成長温度においてバッフ
ァー層を形成し、その後連続して、所定の成長温度でZ
 n S X S e t−X単結晶薄膜を形成するこ
とを特徴とする。
ZnSと格子整合性の良いGaP上での低温にけるエピ
タキシャル成長が本製法により初めて可能となった。
〔実施例1〕 第1図は本発明においてZnS単結晶薄膜を作製する際
に用いるMO−CVD装置の概略図である。
石英製横型反応管[相]の内部にはSiCコーディング
を施したグラファイト製サセプター■が置かれ、さらに
その上には基板■が置かれている0反応炉の側面から高
周波誘導加熱炉、赤外線加熱炉、または抵抗加熱炉■な
どにより基板加熱を行なう、基板温度・はグラファイト
製サセプター■の中に埋め込んだ熱電対■によりモニタ
ーする0反応管は排気系■及び廃ガス処理系[相]とパ
ルプ■、@を介して接続されている。Znソースとなる
液体原料はバブラーOに封入されている。キャリアーガ
ス及び硫化水素はそれによって精製されたキャリアーガ
ス及び硫化水素はそれぞれマスフローコントローラ■に
より流量制御される。バブラー■に封入された原料は恒
温槽■により所定の温度に維持されている。このバブラ
ーの中に適当量のキャリアーガスを導入、バブリングを
行なうことにより、所望の量の原料が気化し供給さ゛れ
る。バブラー@及びボンベ[相]より供給されたZnソ
ースとなる原料、硫化水素はそれぞれキャリアーガスに
よって希釈され合流した後、三方パルプ■を経て反応管
[相]へ導入及び廃ガス処理系[相]への廃棄の切り換
えを行なう、第1図には横型反応炉を示したが縦型反応
炉においても基本的構成は同じである、但し縦型の場合
基板の回転機構を設けることにより、得られる膜の膜厚
及び膜質の均一性を確保する必要がある。
以下上記装置を用いてZnS単結晶薄膜の、本発明に係
る具体的な作製プロセスを説明する。
用いる基板としてはZnSと格子整合の良いGaPとし
、これの(100)面においてスライスし、鏡面研磨さ
れた物を、トリクロルエチレン、アセトン、メタノール
による超音波洗浄を施した後にエツチングをする。エツ
チング条件は以下の通りである。
GaPa1li  HNOx  : Hc I=1 :
 3 (体積比ン室温で30秒間 純水を用いてエツチングを停止し、純水、メタノールに
て洗浄した後、グイフロン中に保存した。
基板は反応管へのセントを行なう直前にグイフロンより
取出し、乾燥窒素ブローによりグイフロンを乾燥除去す
る。基板セントの後反応炉内を10−ゝTorr程度ま
で真空引きし、系内に残留するガスを除く。キャリアー
ガスを導入して系内を常圧に戻した後l〜217sin
程度のキャリアーガスを流しつつ昇温を開始する。加熱
には赤外線加熱炉を用いた。キャリアーガスとしては、
純度99゜9999%のHeまたは純化装置を通過させ
たH2を用いた。
今回Znソースとして用いた液体原料は、ジアルキル亜
鉛(以下RgZnと略す)及びジアルキル硫黄(以下R
,Sと略す)を、両者のうち低沸点成分の量を概ね過剰
に混合し、加熱によって反応及び熟成を行なった後、過
剰成分を留出除去して得られるRzZnとRxSの付加
体である有機亜鉛化合物であり、■族元素のソースとし
ては硫化水素又はセレン化水素である。
以上の準備が整のった後、成長温度を2段階に設定し、
まず600℃〜700℃まで昇温する。
基板温度が所定温度に到達し、安定した後原料を反応炉
中へ供給を始める。このときの成長条件は以下の通りで
ある。
原料導入口から基板までの距M  20c11、付加体
バブリング量 −20℃において25m1/sin、H
eで希釈された2%のH,Sの供給量65m1/mln
 %キャリアーガスを含む全ガス流94.51/win この高温での成長による膜厚は100人〜500人とし
、この膜厚が確保された時点で原料の供給を一時停止す
る。その後、設定された2番目の成長温度まで反応炉を
冷却していく、今回のプログラムでは2段目の成長温度
を300℃〜350℃に設定した。基板がこの所定温度
で安定した後、再び原料の供給を開始する。このときの
供給量は1段目の成長温度での原料供給量と同じとした
が、1段目と2段目、あるいはそれ以上の段階での原料
供給量は必ずしも同じである必要はない。
2段目の低温での薄膜成長の時間は90分間にとった。
所定の時間成長を行なった後、原料の供給をやめ、冷却
を開始する。冷却中はHe又はH2を1〜21/sin
流しておく、基板表面の熱エッチを防ぐためにHe希釈
2%のH!sを50〜60m1/win程度流しながら
冷却してもよい、基板が室温に戻ったら反応炉内を排気
し、系内に残留する硫化水素を除去する。系内を大気圧
に戻した後に基板を取出す、この時に得られたZnS膜
の厚さは、約1.5μmであり、成長速度は約1μm/
hrであった。
上記プロセスで作製したZnS単結晶薄膜を結晶学的に
評価した結果を図2及び図3に示す、X線回折ではCu
のにα場とにα8の間の明瞭な分離が認められ、ロッキ
ングカーブの半値幅(FWHM)も0.15°付近を再
現性良く示している。
キセノンランプを励起光源とするフォトルミネセンス測
定でも励起波長を250龍〜40ONまで変化させても
可視域のピークは全く観測されなかった。膜の比抵抗も
あわせて測定してみたところ40Vまで電圧を印加して
も流れる電流値は0゜O1μA以下で、これは比抵抗に
換算するとPg105Ω■となり、極めて高抵抗である
ことを示した6以上の事実は本発明で作製されたZnS
膜が橿めて高品位であることを示している。
これまでにZnS膜にドナー性不純物をドーピングし低
抵抗化を図った場合、膜の比抵抗は300℃付近で極小
を示すことが59年秋季応用物理学会予稿集12a−3
−5等で報告されているが、この温度領域ではGaAs
基板でなければエピタキシャル成長しなかったため、格
子ミスマツチの大きいGaAs基板を用いて成長を行な
わせ、素子を作製していた。今回本発明により、低温で
はエピタキシャル成長しないとされていたGaP基板上
のZnS膜において初めてエピタキシャル成長が確認さ
れ、しかも高品質の膜が得られる様になったことで、格
子整合性の良い材料を用いて結晶成長が可能となった。
格子整合性の悪いGaAs上での膜では1μmの同一膜
厚レベルでX線ロッキングカーブ半値幅は0.18°だ
ったが、本製法によれば、この値が0.15°まで向上
した。
このように低抵抗な領域での高品質な薄膜が作製される
ことで、これの応用技術として高輝度・高効率の発光が
取出せる青色発光素子の作製が可能となった。
今回の実施例では原料としてZnソースに付加体、硫黄
ソースにH,Sを用いたが、これ以外の組合せとしてジ
アルキル亜鉛とH,S、ジアルキル亜鉛とジアルキル硫
黄、付加体とジアルキル硫黄の系においても適応可能で
ある。
〔実施例2〕 単結晶基板とその上へ成長させる半導体薄膜材料は、結
晶系及び格子定数が一敗したものを選ぶのが望ましく、
そうでない場合では両者の界面に多数の欠陥が生じ易く
、結晶性の乱れに伴う高抵抗化等の悪影響を及ぼす。
そこで■族ソースとして、Hl Sに加えH,Seを供
給することによりZn5xSe+−x  (0≦x≦1
)結晶をエピタキシャル成長し、基板との格子定数のず
れを十分小さな範囲におさえることで良質な結晶化を図
ることができる。
以下、□実施例1に従いZnSxSe1−x混晶の結晶
成長を行なった。cap基板を用い、膜の格子定数を基
板に合わせるため、ここではx−0゜84とした。成長
の温度プログラムも2段に設定し、第1段は600℃〜
700℃の高温成長、第2段は300℃〜350℃の低
温成長というのは実施例1の条件と同じにした。このと
き得られる膜の特性は、X線ロッキングカーブのFWH
Mの値0.15°〜0.18°、フォトルミネセンスは
可視域では全くピークが見られず、膜の比抵抗も40V
の電圧印加では電流が流れない程に高抵抗であった。こ
れより得られた膜質がワイドバンドギャップを有する半
導体として極めて高品位であるといえる。
〔発明の効果〕
以上述べたように本発明によれば、MO−CVD法を用
いてznSxSe、−x  (0≦x≦1)単結晶薄膜
を作製する際のプロセスにおいて、成長m Jffiを
多段階にコントロールして本成長の前に基板上に薄いバ
フファ一層を積層することにより、格子整合性の良いG
aP基板を用いて低温成長を行なった場合でも極めて高
品質の結晶が得られる様になった。
本発明が、ディスプレー及び照明用光源の素子作製のた
めプロセスとしてその果たす役割は大であると確信する
【図面の簡単な説明】
第1図は本発明において用いるMO−CVDi置の概略
図を示す。 1、SiCコーティングを施したグラファイト製サセプ
ター  2.基板  3.高周波誘導加熱炉又は赤外線
加熱炉又は抵抗加熱炉  4.マスフローコントローラ
  5.恒温槽  6.三方パルプ  7.バルブ  
8.熱電対  9.排気系  10.廃ガス処理系  
11.12.バルプ  13.付加体の入ったバブラー
  14゜ドーパント原料用バブラー  15.キャリ
アーガスの入ったボンベ  16.硫化水素の入ったボ
ンベ  17.ガス純化装置  189石英製反応管 第2図は本製法により作製された膜のCuをX線源に用
いた時のX線回折図。 第3図は本製法により作製された膜の(400)面のX
線ロッキングカーブの図。 以  上 HocvD’!Jn概4澗 第1飄 回*iit/l c*ン Z〜S訳n×複回町図 第2図 −6,タ   Oφa、f

Claims (1)

    【特許請求の範囲】
  1. (1)単結晶基板上に、バツファー層を形成し、該バッ
    ファー層上にZnSxSe_1_−_x(0≦x≦1)
    単結晶薄膜を作製する結晶成長法において、単結晶基板
    上に有機金属気相成長法(MO−CVD法)によって第
    1段またはそれ以外の、複数の成長湿度においてバッフ
    ァー層を形成し、その後連続して、所定の成長温度でZ
    nSxSe_1_−_x単結晶薄膜の形成を行なうこと
    を特徴とする化合物半導体薄膜の製法。
JP60243311A 1985-10-30 1985-10-30 化合物半導体薄膜の製法 Pending JPS62104040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60243311A JPS62104040A (ja) 1985-10-30 1985-10-30 化合物半導体薄膜の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60243311A JPS62104040A (ja) 1985-10-30 1985-10-30 化合物半導体薄膜の製法

Publications (1)

Publication Number Publication Date
JPS62104040A true JPS62104040A (ja) 1987-05-14

Family

ID=17101944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60243311A Pending JPS62104040A (ja) 1985-10-30 1985-10-30 化合物半導体薄膜の製法

Country Status (1)

Country Link
JP (1) JPS62104040A (ja)

Similar Documents

Publication Publication Date Title
US4623425A (en) Method of fabricating single-crystal substrates of silicon carbide
US3956032A (en) Process for fabricating SiC semiconductor devices
US5037502A (en) Process for producing a single-crystal substrate of silicon carbide
CN110911270B (zh) 一种高质量氧化镓薄膜及其同质外延生长方法
JPS62191493A (ja) 半導体物質の気相エピタキシヤル成長法
JPS62104040A (ja) 化合物半導体薄膜の製法
JP2563781B2 (ja) 化合物半導体薄膜の製造方法
JPS621224A (ja) 半導体素子構造
JPS6247174A (ja) 半導体発光装置の製法
JPS63156097A (ja) セレン化亜鉛の成長方法
JPS59128299A (ja) 燐化アルミニウム・インジウム単結晶の製造方法
JPS63142823A (ja) 2−6族化合物半導体薄膜の製造方法
JPS6390833A (ja) 2族および6族からなる化合物薄膜の製造方法
JP2000034198A (ja) 単結晶SiCおよびその製造方法
JPS6247176A (ja) 青色発光素子の製造法
JPS59163819A (ja) シリコンエピタキシヤル成長法
JPH02141498A (ja) InGaP結晶の成長方法
JPH03110831A (ja) シリコン単結晶膜を有するシリコン単結晶基板の製造方法
JPH07118453B2 (ja) 半導体超格子の製造法
JPS63144200A (ja) InPの結晶成長法
JPS63245929A (ja) 化合物半導体薄膜の製造方法
JPH02296791A (ja) 液相エピタキシャル成長方法
JPH04133316A (ja) 気相成長方法
JPS61164275A (ja) 青色発光素子及び作製法
JPS63156096A (ja) セレン化亜鉛単結晶膜の成長方法