JPS62102576A - レ−ザダイオ−ド駆動回路のリセツト回路 - Google Patents
レ−ザダイオ−ド駆動回路のリセツト回路Info
- Publication number
- JPS62102576A JPS62102576A JP60240411A JP24041185A JPS62102576A JP S62102576 A JPS62102576 A JP S62102576A JP 60240411 A JP60240411 A JP 60240411A JP 24041185 A JP24041185 A JP 24041185A JP S62102576 A JPS62102576 A JP S62102576A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- transistor
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、例えば光デイスク装置等の光源として使用
されるレーザダイオードの駆動回路に付設されるリセッ
ト回路に関するものである。
されるレーザダイオードの駆動回路に付設されるリセッ
ト回路に関するものである。
［発明の技術的背景とその問題点］
レーザダイオードは、順方向電流が、あるしきい値電流
に達すると発振してレーザ光を出力し、以後その光出力
は、順方向電流に比例して増大する。このようなレーザ
ダイオードを例えば光デイスク装置等の光源として使用
する場合、その光出力を書込みレベル、または読出しレ
ベル等に対応した所要のレベルで一定の値に正確に制御
することが必要とされる。
に達すると発振してレーザ光を出力し、以後その光出力
は、順方向電流に比例して増大する。このようなレーザ
ダイオードを例えば光デイスク装置等の光源として使用
する場合、その光出力を書込みレベル、または読出しレ
ベル等に対応した所要のレベルで一定の値に正確に制御
することが必要とされる。
これに対処して本件発明者は、先に特願昭６０ｉ７９２
５５号で開示したように第９図に示すような出力レベル
制御回路付きのレーザダイオード駆動回路を発明した。
５５号で開示したように第９図に示すような出力レベル
制御回路付きのレーザダイオード駆動回路を発明した。
第９図にＪ３いて符号ＬＤはレーザダイオード、ＰＤは
レーザダイオードＬＤの光出力をモニターするためのフ
ォトダイオードで、レーザダイオードＬＤとフォトダイ
オードＰＤとは、１個のパッケージ中に内蔵されている
。パッケージ１からは、レーザダイオードＬＤのアノー
ドおよびフォトダイオードＰＤのカソードを共通接続し
た共通接続端子１ａと、レーザダイオードＬＤのカソー
ド端子１ｂと１、フォトダイオードＰＤのアノード端子
１Ｃとの合計３本の端子ビンが外部にとり出されている
。レーザダイオードＬＤの一方の出力面はフォトダイオ
ードＰＤに向けられ、他方の出力面から外部に光出力ｐ
ｏがとり出される。
レーザダイオードＬＤの光出力をモニターするためのフ
ォトダイオードで、レーザダイオードＬＤとフォトダイ
オードＰＤとは、１個のパッケージ中に内蔵されている
。パッケージ１からは、レーザダイオードＬＤのアノー
ドおよびフォトダイオードＰＤのカソードを共通接続し
た共通接続端子１ａと、レーザダイオードＬＤのカソー
ド端子１ｂと１、フォトダイオードＰＤのアノード端子
１Ｃとの合計３本の端子ビンが外部にとり出されている
。レーザダイオードＬＤの一方の出力面はフォトダイオ
ードＰＤに向けられ、他方の出力面から外部に光出力ｐ
ｏがとり出される。
共通接続端子１ａには、電源電圧十Ｖｃｃが供給される
十電源線路２ａから駆動用トランジスタＱ１を備えた駆
動回路３が接続されている。Ｒ１は駆動用トランジスタ
Ｑ１のバイアス電流１ｂの設定用抵抗で、後述の制御用
トランジスタＱ２の出力抵抗も兼ねている。
十電源線路２ａから駆動用トランジスタＱ１を備えた駆
動回路３が接続されている。Ｒ１は駆動用トランジスタ
Ｑ１のバイアス電流１ｂの設定用抵抗で、後述の制御用
トランジスタＱ２の出力抵抗も兼ねている。
またこのような駆動回路３に対して、レーザダイオード
ＬＤの光出力を所要の出力レベルに制御するための次の
ような制御回路が付設されている。
ＬＤの光出力を所要の出力レベルに制御するための次の
ような制御回路が付設されている。
即ち、まずフォトダイオードＰＤのアノード端子１Ｃと
、゛−電源線路２ｂとの間に、基準電流源４が接続され
ている。基準電流源４は、具体的にはオペアンプを備え
た電圧電流変換回路により構成される。そのオペアンプ
の非反転入力端子には、電源電圧十Ｖｃｃを適宜の電圧
値に分圧した電圧が基準電流設定用電圧として加えられ
る。そしてオペアンプの出力側に、この設定用電圧に対
応した値の変換電流が基準電流１ｒｅｆとして設定され
る。
、゛−電源線路２ｂとの間に、基準電流源４が接続され
ている。基準電流源４は、具体的にはオペアンプを備え
た電圧電流変換回路により構成される。そのオペアンプ
の非反転入力端子には、電源電圧十Ｖｃｃを適宜の電圧
値に分圧した電圧が基準電流設定用電圧として加えられ
る。そしてオペアンプの出力側に、この設定用電圧に対
応した値の変換電流が基準電流１ｒｅｆとして設定され
る。
またアノード端子１Ｃと、基準電流源４との接続点が、
ＪＦＥｒからなる制御用トランジスタＱ２のゲートに接
続されている。Ｒ２はソース抵抗で、ドレインは駆動用
トランジスタＱ１のベースに接続されている。
ＪＦＥｒからなる制御用トランジスタＱ２のゲートに接
続されている。Ｒ２はソース抵抗で、ドレインは駆動用
トランジスタＱ１のベースに接続されている。
そして、電源電圧＋ＶＣＣが、所定電圧値で一定に保た
れている場合、レーザダイオードＬＤの光出力ＰＯをモ
ニターするフォトダイオードＰＤの光起電流ＩＳと、基
準電流源４に設定された基準電流１ ｒｅｆとの差電流
が制御用トランジスタＱ２により反転増幅され、その反
転増幅出力が駆動回路３にフィードバックされる。この
フィードバック作用により、レーザダイオードＬＤの順
方向電流Ｉｆ’が、基準電流１ｒｅｆに対応した電流値
に制御され、レーザダイオードＬＤの光出力ＰＯは、設
定された基準電流１ｒｅｆに対応した出力レベルで一定
の値になるように制御される。
れている場合、レーザダイオードＬＤの光出力ＰＯをモ
ニターするフォトダイオードＰＤの光起電流ＩＳと、基
準電流源４に設定された基準電流１ ｒｅｆとの差電流
が制御用トランジスタＱ２により反転増幅され、その反
転増幅出力が駆動回路３にフィードバックされる。この
フィードバック作用により、レーザダイオードＬＤの順
方向電流Ｉｆ’が、基準電流１ｒｅｆに対応した電流値
に制御され、レーザダイオードＬＤの光出力ＰＯは、設
定された基準電流１ｒｅｆに対応した出力レベルで一定
の値になるように制御される。
ここで、レーザダイオードＬＤの順方向電流Ｉｆがしき
い値電流に達して発振状態に至るときのその順方向電圧
をＶｆとし、また駆動用トランジスタＱ１のベース・エ
ミッタ電圧をＶｂｅとして、いま第１０図に示すように
、例えば電源のオン操作時等におけるように電源電圧Ｖ
ｃｃがＯｖから所定の電圧値まで上昇する時の、レーザ
ダイオードＬＤの動作を考察する。
い値電流に達して発振状態に至るときのその順方向電圧
をＶｆとし、また駆動用トランジスタＱ１のベース・エ
ミッタ電圧をＶｂｅとして、いま第１０図に示すように
、例えば電源のオン操作時等におけるように電源電圧Ｖ
ｃｃがＯｖから所定の電圧値まで上昇する時の、レーザ
ダイオードＬＤの動作を考察する。
第１０図中のＶｌ 、Ｖ２をそれぞれ
Ｖｌ ＝Ｖｆ Ｖ２ ＝Ｖｆ＋Ｖｂｅと定めると、Ｖ
ｃｃ＜Ｖｌでは駆動用トランジスタＱ１がオフ状態とな
るので、駆動回路３は非作動状態となって、レーザダイ
オードＬＤは発光しない。一方、ＶＣＣ＞ｖ２では、駆
動用トランジスタＱ１は、オン状態となることが可能な
ので、基準電流源４に所要の基ＬＰ雷電流ｒｅｆが正し
く設定されていれば、レーザダイオードＬＤは、この基
準電流［ｒｅｆに対応した出力レベルで一定値の光出力
Ｐ○を発生する。
ｃｃ＜Ｖｌでは駆動用トランジスタＱ１がオフ状態とな
るので、駆動回路３は非作動状態となって、レーザダイ
オードＬＤは発光しない。一方、ＶＣＣ＞ｖ２では、駆
動用トランジスタＱ１は、オン状態となることが可能な
ので、基準電流源４に所要の基ＬＰ雷電流ｒｅｆが正し
く設定されていれば、レーザダイオードＬＤは、この基
準電流［ｒｅｆに対応した出力レベルで一定値の光出力
Ｐ○を発生する。
そしてざらにＶｌ ＜ＶＣＣ＜Ｖ２で、電源電圧Ｖｃｃ
が上記二者の中間値にあるとき、駆動回路３は、駆動用
トランジスタＱ１が、バイアス電流Ｉｂでトリガされて
オン状態に転じることが可能で、レーザダイオードＬＤ
には、ある程度の値の順方向電流Ｉｆが流れる。
が上記二者の中間値にあるとき、駆動回路３は、駆動用
トランジスタＱ１が、バイアス電流Ｉｂでトリガされて
オン状態に転じることが可能で、レーザダイオードＬＤ
には、ある程度の値の順方向電流Ｉｆが流れる。
一方、基準電流１ｒｅｆを設定するオペアンプは、電源
電圧Ｖｃｃが所定電圧以下のとき、非作動状態となるこ
とが望まれるが、その反転、非反転入力端子への入力電
圧のバランスが逆バランスとなるような誤動作を生じて
過大な出力電圧を生じる場合がある。
電圧Ｖｃｃが所定電圧以下のとき、非作動状態となるこ
とが望まれるが、その反転、非反転入力端子への入力電
圧のバランスが逆バランスとなるような誤動作を生じて
過大な出力電圧を生じる場合がある。
このような場合、基準電流１ｒｅｆが異常に高い値に設
定され、これに基づいてレーザダイオードＬＤには過大
な順方向電流Ｉｆが流れ、異常に高い光出力ＰＯが発生
する。
定され、これに基づいてレーザダイオードＬＤには過大
な順方向電流Ｉｆが流れ、異常に高い光出力ＰＯが発生
する。
しかしながらしマザダイオードＬＤが光デイスク装置の
光源として使用されているような場合、電源のオン、オ
フ時のように低電圧印加状態が生じたとぎに、このよう
に異常に高い光出力Ｐｏが発生すると、記録媒体への信
号の誤記入または誤消去が行なわれてしまうという問題
点があった。
光源として使用されているような場合、電源のオン、オ
フ時のように低電圧印加状態が生じたとぎに、このよう
に異常に高い光出力Ｐｏが発生すると、記録媒体への信
号の誤記入または誤消去が行なわれてしまうという問題
点があった。
このため、先願に係る発明は、このような点でなお改善
が望まれていた。
が望まれていた。
［発明の目的］
この発明は、上記事情に基づいてなされたもので、電源
のオン、１７時等のような低電圧印加状態が生じたとき
に、駆動回路の誤動作により異常に高い光出力が発生す
るのを防止するようにしたレーザダイオード駆動回路の
リセット回路を提供づることを目的とする。
のオン、１７時等のような低電圧印加状態が生じたとき
に、駆動回路の誤動作により異常に高い光出力が発生す
るのを防止するようにしたレーザダイオード駆動回路の
リセット回路を提供づることを目的とする。
［発明の概要］
この発明は上記目的を達成するために、第１図および第
２図に示すように、電源電圧Ｖｃｃが所定の電圧値ＶＣ
Ｃ’ まで低下していることを検出する検出手段５と、
この検出手段５からの検出信号により作動して駆動回路
３を非駆動状態に設定するリセット手段Ｑ３とを配設す
ることにより、電源のオン、オフ時のように電源電圧の
低い状態のときには、レーザダイオードＬＤが作動しな
いようにしたものである。
２図に示すように、電源電圧Ｖｃｃが所定の電圧値ＶＣ
Ｃ’ まで低下していることを検出する検出手段５と、
この検出手段５からの検出信号により作動して駆動回路
３を非駆動状態に設定するリセット手段Ｑ３とを配設す
ることにより、電源のオン、オフ時のように電源電圧の
低い状態のときには、レーザダイオードＬＤが作動しな
いようにしたものである。
ここで前記所定の電圧源ＶＣＣ’ は、次式で規定され
る範囲の電圧値である。
る範囲の電圧値である。
Ｖ３ ＜ＶＣＣ’ ＜Ｖ４
Ｖ３ ＜Ｖｌ 、 Ｖ ４ ＞ Ｖ ２
− ＜ｔ）［第１実施例］ 以下この発明の第１実施例を第３図に基づいて説明する
。
− ＜ｔ）［第１実施例］ 以下この発明の第１実施例を第３図に基づいて説明する
。
なお第３図、および後述の第５図ならびに第７図におい
て、前記第９図における回路素子等と同一ないし均等の
ものは、前記と同一符号を以って示し重複した説明を省
略する。
て、前記第９図における回路素子等と同一ないし均等の
ものは、前記と同一符号を以って示し重複した説明を省
略する。
まず構成を説明すると、この実施例のリセット回路Ｕ１
における検出手段は、２個の抵抗Ｒ３、Ｒ４からなる第
１の分圧回路６、および２個の抵抗Ｒ５、Ｒｓからなる
第２の分圧回路７の２組の分圧回路と、１個のトランジ
スタＱ４とで構成されている。
における検出手段は、２個の抵抗Ｒ３、Ｒ４からなる第
１の分圧回路６、および２個の抵抗Ｒ５、Ｒｓからなる
第２の分圧回路７の２組の分圧回路と、１個のトランジ
スタＱ４とで構成されている。
即ち、第１、第２の分圧回路６．７が、電源線路２ａと
アースとの間に並列接続され、第１の分圧回路６の分圧
点６ａは、リセット用トランジスタＱ３のベースに接続
され、第２の分圧回路７の分圧点７ａは、トランジスタ
Ｑ４のベースに接続されている。またトランジスタＱ４
のコレクタは、リセット用トランジスタＱ３のベースに
接続されている。
アースとの間に並列接続され、第１の分圧回路６の分圧
点６ａは、リセット用トランジスタＱ３のベースに接続
され、第２の分圧回路７の分圧点７ａは、トランジスタ
Ｑ４のベースに接続されている。またトランジスタＱ４
のコレクタは、リセット用トランジスタＱ３のベースに
接続されている。
各トランジスタＱ３ 、Ｑ４のベース・エミッタ電圧を
、それぞれ■ｂｅ３およびｙｂｅ４とすると、第１、第
２の分圧回路６．７における各抵抗の値は、次式を満た
すように規定されている。
、それぞれ■ｂｅ３およびｙｂｅ４とすると、第１、第
２の分圧回路６．７における各抵抗の値は、次式を満た
すように規定されている。
Ｖ３ ＝Ｖｂｅ３ ＊ （Ｒ３＋Ｒ４）／Ｒ４Ｖ４
＝Ｖｂｅ４ Ｉ （Ｒｓ ＋Ｒｅ ）／Ｒｓ −＜２
）また第１、第２の両分圧回路６．７間における各抵抗
値の関係は、前記（１）式を満たすために次のように規
定されている。
＝Ｖｂｅ４ Ｉ （Ｒｓ ＋Ｒｅ ）／Ｒｓ −＜２
）また第１、第２の両分圧回路６．７間における各抵抗
値の関係は、前記（１）式を満たすために次のように規
定されている。
Ｒ３／Ｒ４＜Ｒ５／Ｒｅ ・・・（３
）次に第４図の（Ａ）、（Ｂ）を用いて作用を説明する
。第４図（Ａ）は電源電圧ＶＣＣの立上り、および立下
りの変化を示し、第４図（Ｂ）は、この電源電圧Ｖｃｃ
の立上り、および立下り時にリセット回路Ｕ１から出力
されるリセット信号Ｖｒの変化を示している。
）次に第４図の（Ａ）、（Ｂ）を用いて作用を説明する
。第４図（Ａ）は電源電圧ＶＣＣの立上り、および立下
りの変化を示し、第４図（Ｂ）は、この電源電圧Ｖｃｃ
の立上り、および立下り時にリセット回路Ｕ１から出力
されるリセット信号Ｖｒの変化を示している。
まず電源電圧ＶＣＣの立上り時において、電圧値がｖ３
に達すると、第１の分圧回路６によりこれが検出されて
、その分圧点６ａからｖｂｅ３の電圧が発生する。この
電圧Ｖｂｅ３により、リセット用トランジスタＱ３がオ
ンに転じて、リセット回路Ｕ１からＬレベルのリセット
信号ｖｒが出力され、駆動用トランジスタＱ１がオフと
なって駆動回路３は非駆動状態に設定される。
に達すると、第１の分圧回路６によりこれが検出されて
、その分圧点６ａからｖｂｅ３の電圧が発生する。この
電圧Ｖｂｅ３により、リセット用トランジスタＱ３がオ
ンに転じて、リセット回路Ｕ１からＬレベルのリセット
信号ｖｒが出力され、駆動用トランジスタＱ１がオフと
なって駆動回路３は非駆動状態に設定される。
電源電圧Ｖｃｃが上昇し、電圧値がＶ４に達すると、第
２の分圧回路７によりこれが検出されて、その分圧点７
ａから■ｂｅ４の電圧が発生ずる。
２の分圧回路７によりこれが検出されて、その分圧点７
ａから■ｂｅ４の電圧が発生ずる。
この電圧ｖｂｅ４によりトランジスタＱ４がオンに転じ
、したがってリセット用トランジスタＱ３がオフとなっ
て、リセット回路Ｕ１から１−ルベルのリセット信号ｖ
ｒが出力される。
、したがってリセット用トランジスタＱ３がオフとなっ
て、リセット回路Ｕ１から１−ルベルのリセット信号ｖ
ｒが出力される。
］」レベルのりヒツト信号ｖｒにより、駆動用トランジ
スタＱ１はオンとなり、駆動回路３は駆動状態に復帰す
る。
スタＱ１はオンとなり、駆動回路３は駆動状態に復帰す
る。
而して、電源電圧Ｖｃｃが所定の電圧値Ｖｃｃ（Ｖ３く
ＶＣＣ′ く４）のとぎ、リセット信号ＶｒはＬレベル
となって駆動回路３は非駆動状態に設定される。
ＶＣＣ′ く４）のとぎ、リセット信号ＶｒはＬレベル
となって駆動回路３は非駆動状態に設定される。
一方、電源電圧Ｖｃｃの立下り時においては、上記と逆
の過程で、まず電源電圧ＶＣＣが電圧値ｖ４まで低下す
ると、トランジスタＱ４がオフに転じてリセット用トラ
ンジスタＱ３がオンとなり、Ｌレベルのリセット信号ｖ
ｒが出力されて駆動回路３は非駆動状態に設定される。
の過程で、まず電源電圧ＶＣＣが電圧値ｖ４まで低下す
ると、トランジスタＱ４がオフに転じてリセット用トラ
ンジスタＱ３がオンとなり、Ｌレベルのリセット信号ｖ
ｒが出力されて駆動回路３は非駆動状態に設定される。
電源電圧Ｖｃｃが、さらに低下して電圧値ｖ３に達する
と、リセット用トランジスタＱ３がオフに転じてリセッ
ト信号ＶｒはＨレベルとなり駆動回路３は駆動状態に復
帰する。
と、リセット用トランジスタＱ３がオフに転じてリセッ
ト信号ＶｒはＨレベルとなり駆動回路３は駆動状態に復
帰する。
具体例を述べると、Ｖ＋ １．５Ｖ、Ｖ２ ２゜２
ｖで、第１の分圧回路６における各抵抗の値は、Ｒ３＝
８．６にΩ、Ｒ４＝２０にΩ、第２の分圧回路７におけ
る各抵抗の値は、Ｒ５＝２２にΩ１、Ｒｅ−１０にΩに
選ばれ、Ｖ３ １ＶＳＶ４ ３に規定することにより、
駆動回路３は所定の電源電圧値の節回でリセットされ、
駆動回路３の誤動作が防止された。
ｖで、第１の分圧回路６における各抵抗の値は、Ｒ３＝
８．６にΩ、Ｒ４＝２０にΩ、第２の分圧回路７におけ
る各抵抗の値は、Ｒ５＝２２にΩ１、Ｒｅ−１０にΩに
選ばれ、Ｖ３ １ＶＳＶ４ ３に規定することにより、
駆動回路３は所定の電源電圧値の節回でリセットされ、
駆動回路３の誤動作が防止された。
［第２実施例］
第５図にはこの発明の第２実施例を示ず。この実施例で
は、リセッｌ−回路Ｕ２における検出手段として、第１
、第２の２個の差動増幅回路（オペアンプ）ＡＩ 、Ａ
２で構成されたウィンドコンパレータが用いられてれい
る。
は、リセッｌ−回路Ｕ２における検出手段として、第１
、第２の２個の差動増幅回路（オペアンプ）ＡＩ 、Ａ
２で構成されたウィンドコンパレータが用いられてれい
る。
第１の差動増幅回路Ａ１は、定電流源８ａでバイアスさ
れたペアトランジスタＱ５ 、Ｑｅと、カレントミラー
トランジスタＱ９、ＱＩＯからなる能動負荷とで構成さ
れている。
れたペアトランジスタＱ５ 、Ｑｅと、カレントミラー
トランジスタＱ９、ＱＩＯからなる能動負荷とで構成さ
れている。
第２の差動増幅回路Ａ２は、カレントミラートランジス
タＱ９、Ｑ１０を共通の能動負荷として、定電流源８ｂ
でバイアスされたベアトランジスタＱ７、Ｑｅで構成さ
れている。
タＱ９、Ｑ１０を共通の能動負荷として、定電流源８ｂ
でバイアスされたベアトランジスタＱ７、Ｑｅで構成さ
れている。
符号８Ｃは、カレントミラートランジスタＱ９、Ｑ＋ｏ
に対するバイアス定電流源、９はウィンドコンパレータ
の出力端子である。
に対するバイアス定電流源、９はウィンドコンパレータ
の出力端子である。
符号１１はウィンドコンパレータに対する入力電圧ｖｉ
の設定回路で、２個のダイオードＤ１、Ｄ２と、３個の
抵抗Ｒ７、Ｒ８、Ｒ９とで構成されている。各ダイオー
ドＤ＋ 、Ｄ２の順方向電圧をＶｆｄとすれば、入力電
圧■ｉは、次式のように設定される。
の設定回路で、２個のダイオードＤ１、Ｄ２と、３個の
抵抗Ｒ７、Ｒ８、Ｒ９とで構成されている。各ダイオー
ドＤ＋ 、Ｄ２の順方向電圧をＶｆｄとすれば、入力電
圧■ｉは、次式のように設定される。
ｖｉ＝ｖｃＣ−２Ｖｆｄ−Ｒｙ／（ＲＩＩＲ８）＝Ｖｃ
ｃ−Ｖ ｉ’ ・＜４）また符号１
２は、第１および第２の各差動回路Δ１、Ａ２に対する
第１、第２の基準電圧Ｖｒｅｆ１、およびＶｒ ｅ ’
ｒ ２の設定回路で３個のダイオードＤ３．１〕４、Ｄ
５、および４個の抵抗Ｒ＋ｏ。
ｃ−Ｖ ｉ’ ・＜４）また符号１
２は、第１および第２の各差動回路Δ１、Ａ２に対する
第１、第２の基準電圧Ｖｒｅｆ１、およびＶｒ ｅ ’
ｒ ２の設定回路で３個のダイオードＤ３．１〕４、Ｄ
５、および４個の抵抗Ｒ＋ｏ。
ＲＩＩ 、ＲＩ２ 、Ｒ＋３で構成されている。第１の
基準電圧ｒｅｆ１は電源電圧ｖ３に対応して設定され、
また第２の基準電圧ｙｒｅｔ’２は電源電圧Ｖ４に対応
して設定されている。即ち第１、第２の基準電圧Ｖｒｅ
ｆｌ 、Ｖｒｅｆ２は、電源電圧Ｖ３、Ｖ４に対して次
のような関係となるように設定されている。
基準電圧ｒｅｆ１は電源電圧ｖ３に対応して設定され、
また第２の基準電圧ｙｒｅｔ’２は電源電圧Ｖ４に対応
して設定されている。即ち第１、第２の基準電圧Ｖｒｅ
ｆｌ 、Ｖｒｅｆ２は、電源電圧Ｖ３、Ｖ４に対して次
のような関係となるように設定されている。
Ｖｒｅｆ＋ ＝Ｖ３＝Ｖｉ’
Ｖ ｒ ｅ ｆ２ ＝Ｖ４−Ｖ ｔ ’
＝（５）第６図は、上記（５）式の関係、即ち電源電圧
ＶｃＣと入力電圧Ｖｉとの関係を特性図で示したもので
ある。
＝（５）第６図は、上記（５）式の関係、即ち電源電圧
ＶｃＣと入力電圧Ｖｉとの関係を特性図で示したもので
ある。
ウィンドコンパレータからなる検出手段は、入力電圧Ｖ
ｉが Ｖｒｅｆ、＜■ｉ＜Ｖｒｅｆ２ のとき、即ち、所定の電源電圧値ｖｃｃ’がＶ３ ＜Ｖ
ｃｃ’ ＜ｖ４ のときに、出力端子９から１」レベルの検出信号Ｖｄが
出力される。このＨレベルの検出信号Ｖ’ｄにより、リ
セット用トランジスタＱ３がオンに転じて、リセット信
号ＶｒがＬレベルとなり、駆動回路３は非駆動状態に設
定される。
ｉが Ｖｒｅｆ、＜■ｉ＜Ｖｒｅｆ２ のとき、即ち、所定の電源電圧値ｖｃｃ’がＶ３ ＜Ｖ
ｃｃ’ ＜ｖ４ のときに、出力端子９から１」レベルの検出信号Ｖｄが
出力される。このＨレベルの検出信号Ｖ’ｄにより、リ
セット用トランジスタＱ３がオンに転じて、リセット信
号ＶｒがＬレベルとなり、駆動回路３は非駆動状態に設
定される。
具体例を述べると、入力電圧設定回路１１におけるｖｉ
′は例えば１Ｖに設定され、また第１、第２の基準電圧
Ｖｒｅｆ’１、およびｖｒｅ「２は、それぞれ０．５Ｖ
および２．１Ｖ１．：設定された。
′は例えば１Ｖに設定され、また第１、第２の基準電圧
Ｖｒｅｆ’１、およびｖｒｅ「２は、それぞれ０．５Ｖ
および２．１Ｖ１．：設定された。
したがって前記〈５）式から電源電圧Ｖｃｃは、Ｖ３＝
１．５Ｖ’）いＬＶ４＝３．１ Ｖ（７）範囲内の所定
の電圧値において駆動回路３は非駆動状態に設定され、
電源電圧Ｖｃｃの低下時に３３ける駆動回路３の誤動作
が防止された。
１．５Ｖ’）いＬＶ４＝３．１ Ｖ（７）範囲内の所定
の電圧値において駆動回路３は非駆動状態に設定され、
電源電圧Ｖｃｃの低下時に３３ける駆動回路３の誤動作
が防止された。
［第３実施例コ
第７図には、この発明の第３実施例を示す。この実施例
は、リセット回路Ｕ３に所要の時定数回路が含まれてい
る。そして電源のオン・オフ時において電源電圧ＶＣＣ
が急激な立上り、または立下りの変化をしたとき、リセ
ット信＠ｖｒの発生時間間隔を所要時間継続させて駆動
回路３のリセット動作を一層確実ならしめるようにした
ものである。
は、リセット回路Ｕ３に所要の時定数回路が含まれてい
る。そして電源のオン・オフ時において電源電圧ＶＣＣ
が急激な立上り、または立下りの変化をしたとき、リセ
ット信＠ｖｒの発生時間間隔を所要時間継続させて駆動
回路３のリセット動作を一層確実ならしめるようにした
ものである。
この実施例におけるリセット回路Ｕ３には、リセット用
トランジスタＱ３ ａ、Ｑ３ ｂが２個並設され、これ
ら２個のリセット用トランジスタＱ３ａ、Ｑ３ｂのコレ
クタが共通接続され、その共通接続点が駆動用トランジ
スタＱ１のベースに接続されている。
トランジスタＱ３ ａ、Ｑ３ ｂが２個並設され、これ
ら２個のリセット用トランジスタＱ３ａ、Ｑ３ｂのコレ
クタが共通接続され、その共通接続点が駆動用トランジ
スタＱ１のベースに接続されている。
リセット用トランジスタＱ３ ａｓ Ｑ３ ｂが上記の
ように２個並設されている点、Ｊ３よび時定数回路が設
けられている点を除けば、その他の構成は、前記第１実
施例（第３図）のものとほぼ同様である。
ように２個並設されている点、Ｊ３よび時定数回路が設
けられている点を除けば、その他の構成は、前記第１実
施例（第３図）のものとほぼ同様である。
そしてまずコンデンサＣ１および抵抗Ｒ４からなる立上
り時定数回路が、十電源線路２ａとアースとの間に接続
され、その立上り用時定数信号■ａの出力点がリセット
用１〜ランジスタＱ３ ａのベースに接続されている。
り時定数回路が、十電源線路２ａとアースとの間に接続
され、その立上り用時定数信号■ａの出力点がリセット
用１〜ランジスタＱ３ ａのベースに接続されている。
他方、立下り用時定数回路を構成するコンデンサＣ２が
十電源線路２ａと、第２の分圧回路７における分圧点７
ａとの間に接続されている。コンデンサＣ２と、並列接
続態様の２個の抵抗Ｒ５、Ｒ６とにより立下り用時定数
回路が構成されている。また立下り時には電源電圧Ｖｃ
ｃがオフされて立下り用時定数回路を作動させるための
電荷が無くなるので、このための電荷保持回路として、
抵抗Ｒ１５およびコンデンサＣ３からなる直列回路が十
電源線路２ａとアースとの間に接続されている。
十電源線路２ａと、第２の分圧回路７における分圧点７
ａとの間に接続されている。コンデンサＣ２と、並列接
続態様の２個の抵抗Ｒ５、Ｒ６とにより立下り用時定数
回路が構成されている。また立下り時には電源電圧Ｖｃ
ｃがオフされて立下り用時定数回路を作動させるための
電荷が無くなるので、このための電荷保持回路として、
抵抗Ｒ１５およびコンデンサＣ３からなる直列回路が十
電源線路２ａとアースとの間に接続されている。
第８図の■〜（入）を参照して作用を説明づ゛ると、電
源電圧ｙｃｃの立上り時（第８図（ａ））においては、
立上り用時定数回路の時定数τ＋＝Ｃ＋Ｒ＋４で規定さ
れる時間間隔ｔ１だけ、立上り用時定数信号Ｖａが発生
して（第８図（ｂ））一方のリセット用トランジスタＱ
３ ａがオンに転じてＬレベルのリセット信号■ｒが出
力される（第８図（Ｃ）、（剣）。
源電圧ｙｃｃの立上り時（第８図（ａ））においては、
立上り用時定数回路の時定数τ＋＝Ｃ＋Ｒ＋４で規定さ
れる時間間隔ｔ１だけ、立上り用時定数信号Ｖａが発生
して（第８図（ｂ））一方のリセット用トランジスタＱ
３ ａがオンに転じてＬレベルのリセット信号■ｒが出
力される（第８図（Ｃ）、（剣）。
このリセット信号Ｖｒにより時間間隔で１の開駆動回路
３がリセットされ、電源電圧ＶＣＣの立上り時における
駆動回路３の誤動作が防止される。
３がリセットされ、電源電圧ＶＣＣの立上り時における
駆動回路３の誤動作が防止される。
一方、規定の電源電圧Ｖｃｃが供給されている間、電荷
保持回路におけるコンデンサＣ３には第８図（ｄ）に示
すように電源電圧ＶＣＣがチャージされる。
保持回路におけるコンデンサＣ３には第８図（ｄ）に示
すように電源電圧ＶＣＣがチャージされる。
そして電源電圧Ｖｃｃの立下り時（第８図（ａ））には
、立下り用時定数回路の時定数τ２＝Ｃ２・（Ｒ５／Ｒ
ｅ）で規定される時間間隔ｔ２だけ立下り用時定数信号
Ｖｃが発生して（第８図（ｅ））、トランジスタＱ４が
オフに転じる。したがって他方のリセット用トランジス
タ０３ ｋ）がオンとなって（第８図（ｆ） 、（’）
）） 、前記の立上り時と同様にＬレベルのリセット用
信丹が出力され（第８図〔４Ｌ））、電源電圧Ｖｃｃの
立下り時における駆動回路３の誤動作が防止される。
、立下り用時定数回路の時定数τ２＝Ｃ２・（Ｒ５／Ｒ
ｅ）で規定される時間間隔ｔ２だけ立下り用時定数信号
Ｖｃが発生して（第８図（ｅ））、トランジスタＱ４が
オフに転じる。したがって他方のリセット用トランジス
タ０３ ｋ）がオンとなって（第８図（ｆ） 、（’）
）） 、前記の立上り時と同様にＬレベルのリセット用
信丹が出力され（第８図〔４Ｌ））、電源電圧Ｖｃｃの
立下り時における駆動回路３の誤動作が防止される。
［発明の効果］
以上説明したようにこの発明によれば、電源電圧が所定
の電圧値まで低下していることを検出する検出手段と、
この検出手段からの検出信号により作動して駆動回路を
非駆動状態に設定するリセット手段とを配設したので、
電源のオン・オフ時のように電源電圧の低い状態のとき
に、駆動回路における基準電流設定回路の誤動作により
基準電流が異常に高い値に設定されても、駆動回路がこ
れに伴なって誤動作をし、異常に高い光出力の発生する
ことが防止されるという利点がある。
の電圧値まで低下していることを検出する検出手段と、
この検出手段からの検出信号により作動して駆動回路を
非駆動状態に設定するリセット手段とを配設したので、
電源のオン・オフ時のように電源電圧の低い状態のとき
に、駆動回路における基準電流設定回路の誤動作により
基準電流が異常に高い値に設定されても、駆動回路がこ
れに伴なって誤動作をし、異常に高い光出力の発生する
ことが防止されるという利点がある。
したがってレーナダイオードが光デイスク装置の光源と
して使用された場合、電源のオン・オフ時等において記
録媒体への信号の誤記入または誤消去が確実に防止され
る。
して使用された場合、電源のオン・オフ時等において記
録媒体への信号の誤記入または誤消去が確実に防止され
る。
第１図はこの発明に係るレーザダイオード駆動回路のり
セラ回路の基本的構成を示す回路図、第２図は同上リセ
ット回路が作動する電源電圧の変化範囲の一例を示す特
性図、第３図はこの発明の第１実施例を示す回路図、第
４図は同上第１実施例が作動づる電源電圧の変化範囲お
よびリセット信号のレベル変化の一例を示す特性図、第
５図はこの発明の第２実施例を示す回路図、第６図は同
上第２実施例における電源電圧の変化と入力電圧の変化
との関係を示す特性図、第７図はこの発明の第３実施例
を示す回路図、第８図は同上第３実施例におけるリセッ
ト信号等の変化を示すタイムチャート、第９図は従来の
レーザダイオード駆動回路のリセット回路の回路図、第
１０図は同上従来のリセット回路の動作を説明するため
の電源電圧変化を示す特性図である。 ２ａ：電源電圧ＶＣＣの電源線路、 ３：駆動回路、 ４：基準電流源、 ５：検出手段、 Ｑｌ ：駆動用トランジスタ、 Ｑ３ ：リセット用トラン゛ ｌ〈リセット手段〉Ｌ
Ｄ：レーザダイオ−１、 Ｕｌ、Ｕ２、Ｕ３ ：リセット回路。 第２図 第６図 第９図
セラ回路の基本的構成を示す回路図、第２図は同上リセ
ット回路が作動する電源電圧の変化範囲の一例を示す特
性図、第３図はこの発明の第１実施例を示す回路図、第
４図は同上第１実施例が作動づる電源電圧の変化範囲お
よびリセット信号のレベル変化の一例を示す特性図、第
５図はこの発明の第２実施例を示す回路図、第６図は同
上第２実施例における電源電圧の変化と入力電圧の変化
との関係を示す特性図、第７図はこの発明の第３実施例
を示す回路図、第８図は同上第３実施例におけるリセッ
ト信号等の変化を示すタイムチャート、第９図は従来の
レーザダイオード駆動回路のリセット回路の回路図、第
１０図は同上従来のリセット回路の動作を説明するため
の電源電圧変化を示す特性図である。 ２ａ：電源電圧ＶＣＣの電源線路、 ３：駆動回路、 ４：基準電流源、 ５：検出手段、 Ｑｌ ：駆動用トランジスタ、 Ｑ３ ：リセット用トラン゛ ｌ〈リセット手段〉Ｌ
Ｄ：レーザダイオ−１、 Ｕｌ、Ｕ２、Ｕ３ ：リセット回路。 第２図 第６図 第９図
Claims (1)
- 【特許請求の範囲】 電源電圧によりレーザダイオードに順方向電流を供給す
る駆動回路と、 前記電源電圧が所定の電圧値まで低下していることを検
出する検出手段と、 該検出手段からの検出信号により作動して前記駆動回路
を非駆動状態に設定するリセット手段とを有することを
特徴とするレーザダイオード駆動回路のリセット回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240411A JPS62102576A (ja) | 1985-10-29 | 1985-10-29 | レ−ザダイオ−ド駆動回路のリセツト回路 |
| US06/897,051 US4819241A (en) | 1985-08-16 | 1986-08-15 | Laser diode driving circuit |
| KR1019860006763A KR910002238B1 (ko) | 1985-08-16 | 1986-08-16 | 레이저다이오드 구동회로 |
| EP86111421A EP0215311A3 (en) | 1985-08-16 | 1986-08-18 | Laser diode driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240411A JPS62102576A (ja) | 1985-10-29 | 1985-10-29 | レ−ザダイオ−ド駆動回路のリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62102576A true JPS62102576A (ja) | 1987-05-13 |
Family
ID=17059067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60240411A Pending JPS62102576A (ja) | 1985-08-16 | 1985-10-29 | レ−ザダイオ−ド駆動回路のリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62102576A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119193A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | レーザ駆動回路 |
| JPH0330130A (ja) * | 1989-06-28 | 1991-02-08 | Sharp Corp | 半導体レーザ駆動回路 |
| JPH03120881A (ja) * | 1989-10-04 | 1991-05-23 | Asahi Seimitsu Kk | 可視半導体レーザーダイオードの駆動回路 |
-
1985
- 1985-10-29 JP JP60240411A patent/JPS62102576A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119193A (ja) * | 1988-10-28 | 1990-05-07 | Toshiba Corp | レーザ駆動回路 |
| JP2736079B2 (ja) * | 1988-10-28 | 1998-04-02 | 株式会社東芝 | レーザ駆動回路 |
| JPH0330130A (ja) * | 1989-06-28 | 1991-02-08 | Sharp Corp | 半導体レーザ駆動回路 |
| JPH03120881A (ja) * | 1989-10-04 | 1991-05-23 | Asahi Seimitsu Kk | 可視半導体レーザーダイオードの駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819241A (en) | Laser diode driving circuit | |
| US8031750B2 (en) | Light transmitter and automatic power control circuit thereof | |
| JPH07176782A (ja) | アバランシェフォトダイオードを用いた光検出回路 | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| US7539423B2 (en) | Loss of signal detection and programmable behavior after error detection | |
| JPS62102576A (ja) | レ−ザダイオ−ド駆動回路のリセツト回路 | |
| JP2876854B2 (ja) | 電位検出回路 | |
| US6459315B2 (en) | Wave reforming circuit | |
| US6792013B2 (en) | Auto power control circuit for laser diode | |
| JP2898813B2 (ja) | 半導体レーザ制御装置 | |
| JPS6243190A (ja) | 高速ａｐｃ回路 | |
| JPH0567833A (ja) | 半導体レーザ制御装置 | |
| JPH026678Y2 (ja) | ||
| US8431882B2 (en) | Light-receiving circuit and semiconductor device having same | |
| JP3263479B2 (ja) | オートレーザパワーコントロール回路 | |
| JP2006324801A (ja) | 光送信モジュール | |
| JP4702921B2 (ja) | 光ディスク装置用の増幅回路 | |
| JP3460359B2 (ja) | 電流制御回路及びそれを用いた装置 | |
| JPH10188315A (ja) | 電流／電圧変換回路 | |
| JPH0751802Y2 (ja) | Ｌｄバイアスアラーム回路 | |
| JPH0419679Y2 (ja) | ||
| JP2909675B2 (ja) | 光記録装置用レーザ光量制御回路 | |
| JPH01179382A (ja) | レーザダイオード制御方式 | |
| KR960012910B1 (ko) | 정전압 궤환 제어회로 | |
| JPH05129706A (ja) | 半導体レーザ駆動制御回路 |