JPS62101062A - 集積回路装置実装モジユ−ル - Google Patents

集積回路装置実装モジユ−ル

Info

Publication number
JPS62101062A
JPS62101062A JP61193029A JP19302986A JPS62101062A JP S62101062 A JPS62101062 A JP S62101062A JP 61193029 A JP61193029 A JP 61193029A JP 19302986 A JP19302986 A JP 19302986A JP S62101062 A JPS62101062 A JP S62101062A
Authority
JP
Japan
Prior art keywords
pads
substrate
pad
solder
design change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61193029A
Other languages
English (en)
Other versions
JPH0226393B2 (ja
Inventor
チヤールズ・テイモシー・ライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62101062A publication Critical patent/JPS62101062A/ja
Publication of JPH0226393B2 publication Critical patent/JPH0226393B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は通常パッケージと呼ばれている集積回路装置キ
ャリアに関する。このキャリアは、その上に集積回路装
置を電気的に接触させ岸械的に支持するように接着でき
、またその中でチップの回路との永続的な電気的接続が
形成され、かつコンピュータや他の電気製品などのシス
テムにおける他の゛回路との電気的接続をもたらすもの
である。
更に具体的には、本発明は、キャリアの元の内部回路設
計が変更でき、または配線の欠陥が矯正できるように装
置キャリアの設計変更を行うための技術および構造に関
する。
Ｂ、従来技術 今日の実装技術においては、集積回路装置を相互に接続
したりプリント回路基板の一端又は反対面で入出力部に
接続したりするグリ／ト回路ネットワークを含むプリン
ト回路基板に多数の集積回路装置を装着することが知ら
れている。こうした基板を具体化した典型的なモジュー
ルは、米国特許第４２４５２７３に開示されておｐ、Ｉ
ＢＭジャーナル（Ｉ　Ｂ　Ｍ　　Ｊｏｕｒｎａｌ　）　
Ｖｏｌ、　２７　Ｎｏ、１１９８３年１月　ｐｇｓ、１
１−１９にも記載されている。
こうした基板は普通セラミック材料から成シ、内部回路
ネットワークを形成する数千のヴアイア即ち開孔とプリ
ント配線とを有するグリーン・セラミック・シートを３
０層以上含んでおり、非常に複雑である。基板を積層し
焼結した後、埋込み内部ネットワークを変更する現実的
な方法はない。
しかしながら、内部回路構成を修正して（１）欠陥のあ
る線またはヴアイアを矯正したり、（２）設計変更に合
わせて基本回路構成を修正して、パッケージをグレード
・アップし、または様々な装置等を利用してパッケージ
を修正することが、非常にしばしば必要となる。前記の
引用文献に記載された基板では、装置端子と装置中の回
路部の間に挿入された設計変更用（Ｅ、Ｃ，）パッドを
利用することによシ、こうした場合に対処する手段が設
けられていた。更に具体的に言うと、ファンアウト金属
被覆線が基板の頂部表面層中に設けられており、その基
板は各装置のはんだパッドに接合されかつ各装置をとり
囲む表面上のＥＣパッドにも接続されている。ＥＣパッ
ドはそれぞれ削除可能な中央部分を有しており、そのパ
ッドの一端が装置のパッドに接続され他端が基板の埋込
み回路部に接続されている。基板は、その装置と他の装
置またはその基板の反対面の入出力パッドを相互に接続
している。基板中の欠陥のある埋込み金属被覆線を取り
換え、あるいは異りる線を追加して回路構成を修正する
には、適切にＥＣパッドを切断して、装置端子を基板中
の回路部から電気的に遮断する。
次いでワイヤの一端を装置に接合されたパッド部分に接
合する。パッドの他端は、同様に切断した別のＥＣパッ
ドに接合する。このようにして、基板上のどの装置のど
の端子間でも電気的接続が形成され、基板に埋込まれた
前者の電気線が遮断される。この同じ技術を、欠陥のあ
る電気線を取り換えたり、基板の内部電気ネットワーク
を変更するのにも利用できる。
Ｃ１発明が解決しようとする問題点 ＥＣ構造はうまく働くものの、いくつかの欠点がある。
ＥＣパッドは、ワイヤ・ボンディングを収容するために
装置パッドに比べて大きくなくてはならず、したがって
、基板の頂部表面の広いスペースを占有する。集積回路
装置がますます小型化され一層多くの回路を含むように
なり、そのため必要な装置パッドの数も増加しているた
め、追加の装置パッドに追加のＥＣパッドが必要となる
。
ワイヤ・ボンディングを収容するだめにＥＣパッドのサ
イズが制約されるので、必要とされる全体面積が飛躍的
に増加する。
基板表面上のＥＣパッドは、装置に接合されたパッドと
は異なる金属被膜を備えている。このため、一連の異な
る工程段階を同一表面に適用することが必要になり、表
面全体にわたって単一金属被膜を使用できる場合よりも
基板は高価々ものになる。そのため基板製造の収率も低
下する。ＥＣパッドの数が増加するにつれ、変更を加え
るのに必要な線の数も増加する。ある点で、ワイヤの量
が限界に達する。更に、ワイヤ、特に長いワイヤでは、
導電性結合に関する問題が生じる。コンピュータの分野
ではこのファクタは非常に重大である。その上、ＥＣワ
イヤを使うと、作動速度が減少する。
設計変更用ワイヤの長さは、米国特許第４４８９３６４
号に記載された技術と構造を使って減らすことができる
。この構造では、Ｘ方向とＹ方向の埋込みｇｃ線が基板
上に設けられている。埋込み線は、等間隔で基板表面上
に現われ、その各セグメントが削除可能な設計変更用パ
ッドによって接合される。これらの埋込み線を使って、
電気線を基板上のいかなる位置からも形成できる。した
がって、ＥＣ接続は基板上の非常に短いワイヤから成る
。しかしながら、この技術では、上述のＥＣパッドに広
い面積が必要な状況を緩和することはできない。
Ｄ１問題点を解決するための手段 本発明の目的は、複数個の集積回路を支持し相互に接続
するモジュール基板中のアクセスできない回路ネットワ
ークを修正するための新しい改良された方法と構造を提
供することである。
本発明の上述の目的によれば、集積回路装置アレイ用ノ
モジュールを設ける。このモジュールは。
上部表面並びに集積回路装置接続用の該表面上の数組の
パッドを有する絶縁材料製の基板、基板の表面下の金属
被覆層、装置のパッドに接続のための表面上の装置はん
だパッド、回路部に接続された装置に隣接する設計変更
用はんだパッド、各設計変更用表面パッドに装置パッド
を接合するファン・アウト金属被覆線、複数個の等間隔
で隔置された表面上の中断点を有する設計変更用パッド
線、中断点の端部から表面に延在する接続ヴアイア、接
続グアイア上の設計変更用線はんだパッド、各設計変更
用はんだパッド対を接合する削除可能な線、選択された
設計変更用パッドおよび基板上の設計変更用線パッドと
整合するように配列された接続パッドを有する設計変更
用装置、およびＥＣパッド上の接続パッドを選択的に接
合するのに適したＥＣ装置上の調整可能金属被覆システ
ムを備えておシ、前記の設計変更用装置は、基板に接着
されると、設計変更用パッドをそれと関連する隣接した
設計変更用線パッドに選択的に接合して。
基板の内部回路構成を修正するのに適している。
モジュールの基板上に装着され、基板内の内部金属被覆
システムによって電気的に相互接続されている。複数個
の集積回路装置の電気的接続を修正する方法は、装着さ
れ′ｆＣ集積回路半導体装置の端子に電気的に接続され
た設計変更用はんだパッドを基板上に設けること、設計
変更用線を基板中に設けること、前記の線中に隔置され
た中断点を設は各パッド間に削除可能線を設けること、
はんだパッド設計変更装置をはんだリフロ一式術によっ
て設計変更用パッドおよび基板上の設計変更線に選択的
に電気的に接続できるように設計変更装置にはんだパッ
ドと調節可能金属被覆システムを設けること、設計変更
装置を調整すること、およびそれを基板に接合すること
の各ステップからなる。
Ｅ、実施例 図面特に第１図を参照すると、集積回路装置１２、エラ
ー訂正装置１４をよびＥＣパッド１６で終端する、通常
のファンアウト・パターン１５を有する、モジュール基
板１０の平面図が示しである。基板１０は通常、米国特
許第４２４５２７５号に記載されている型式の多層セラ
ミック（ＭＬＣ）基板である。基板１ｏは、ヴアイア・
ホールとその上の金属導線パターンと形成して穴をあけ
られた、複数個の積層グリーン・セラミック・シートか
ら形成されている。導線は全体として、装置１２を相互
接続しかつ図示されて々い反対側の適切な入出力端子に
接続する内部金属被覆システムを形成している。この積
層シート・アセンブリを次に焼成して単一体を形成する
。基板にはファンアウト・パターン１５を設ける。この
パターン１５は、第１図に示すように上側に誘電層を備
えた個別の表面金属被覆層として形成し、または基板の
頂部表面層Ｋ（図示せず）形成する。ファンアウト層は
、基本的に、導線１３から成ってイル。
この導線１６は、装置１２の端子に接合された基板１０
の表面上の入出力パッドを、装置１２間の領域にある基
板の頂部表面上のＥＣパッド１６と接続している。各線
１６の端部は、ＥＣパッド１６および短い削除可能な線
部分１７で終端し、この線部分１７で、ファンアウト線
を基板の内部金属被覆から切断することができる。装置
入出力パッドとＥＣパッドは、どちらもはんだ湿潤性パ
ッドであることが好ましい。このはんだ湿潤性パッドは
、はんだ接続によって集積回路装置１２の端子およびＥ
Ｃ装置１４の端子に接合され、米国特許第３４２９０４
０号に記載されている。
第２図に概略図に示すように、基板１０には更に、Ｘ方
向の複数個の埋込み設計変更用（ＥＣ）線１８とＹ方向
の複数個の埋込みＥＣＣ２Ｏ４含まれている。図示され
ているように、Ｘ線１８とＸ線２０は、等間隔ではんだ
パッド２６及び２２として基板１０の表面上に浮きあが
っている。削除可能なリンク２５及び２４け、隣接する
パッド２２及び２６を接合して、連続する金属ストライ
プを形成している。パッド２２及び２６は、はんだ湿潤
性である。リンク２３及び２４は、薄い誘電層で覆うか
、または、はんだ湿潤性ではない頂部表面層を備えるこ
とができるにれによって、はんだ接続を行うのに使うは
んだ塊を加熱して融かしたとき、はんだがパッド２２及
び２６に固定される。埋込みＥＣ線は、米国特許第４４
８９！１６４号に記載されている。第１図に示すように
、ファンアウト・パターン１５は装置１２の両側で繰シ
返されている。一般的に、ファンアウト・パターン１５
は中心線に関して対称であり、ファンアウト・パターン
の半分が一つの装置に関連し、もう一方の側がそれに隣
接する装置１２に関連している。埋込みＥＣ線に接合さ
れたパッド２２及び２６は、図の通り中心領域に位置す
ることが好ましい。ファンアウト・パターンは通常の付
着技術およびエツチング技術を用いて付着できる単一層
の金属被覆であることが好ましい。パッドは、はんだ湿
潤性の頂部金属層すなわち銅で形成される。リンク部分
は少なくともはんだ湿潤性でない頂部金属層で形成され
る。別法としてリンク部分を薄い誘電層で覆うことがで
きる。ファンアウト層のストライプを、レーザ・ビーム
で切断して、ストライプを基板の内部金属被覆から絶縁
することができる。隣接するパッド２３及び２６のセッ
トも、部分２６捷たは２４を切断することによって電気
的に絶縁できる。Ｘ方向とＹ方向の埋込みＥＣ線に対す
るはんだパッドは、各ファンアウト・パターン１５中で
アクセスできることが好壕しい。周知のＭＬＣ技術を使
って１Ｘ方向の線を、切断可能な短いス］・ライブ２４
として浮きあがらせることができる。リンク２４の端部
に接合された表面リード線２５（第７図）をパッド２６
に接合する。これらのパッドの使い方は、次の説明で明
らかとなるはずである。
設計変更用（Ｅ、Ｃ，）装置は、それぞれファンアウト
・パターン１５のはんだパッド構成を面対称なはんだパ
ッド構成を備えている。装置１４は、調整可能な金属被
覆システムを有しており、この金０５１１システムはフ
ァンアウト・パターン１５の様々なはんだパッド間の電
気的接続を可能にする。実際には、基板１０を検査して
、どの内部埋込み線も欠陥がないかどうか、基板１０上
のパターン１５中で当該の線が切断されているかどうか
、金属被覆装置１４が基板の欠陥を矯正するために様々
なパッド間で必要な電気的接続を行うように調整されて
いるかどうか、および装置１４が各はんだパッドを接合
するためのはんだ接合技術を使って基板に接合されてい
るかどうかを決定する。
同じ技術を使って、基板の回路構成を変更する、すなわ
ち技術上並びに設計上の変更を行うことができる。
ＥＣ装置１４は、それぞれファンアウト・パターン１５
のはんだパッド構成と面対称なはんだパッド構成を備え
である。装置１４（／ｉ、調整可能な金属被覆システム
を有しており、この金属被覆システムはファンアウトｅ
パターン１５の様々なはんだパッド間の電気的接続を可
能にする。実際には、基板１０を検査して、どの内部埋
込み線もどれも欠陥が々いかどうか、パターン１５中で
当該の線が切断されているかどうか、装置１４の金属被
覆が基板の欠陥を矯正するために様々なパッド間で必要
な電気的接続を行うように調整さ、れているかどうかを
決定する。
図面の第５図には、装置１４の回路の代表的な部分の概
略的回路図が示しである。基板１０上のはんだパッド１
６０面対称グリッド中に複数個のはんだパッド１６′が
配列されている。各パッド１６′は、Ｘ方向に延在する
単一ストライプ３０に接続されている。ストライプ５０
はすべて単一金属被覆レベル上にあることが好ましい。
同様のストライプ３０とパッド１６′のセット（図示せ
ず）が。
第５図のストライプ５０のセットの下に設けられている
。各ストライプ・セット５０と関連するバンド１６′の
列が、基板１０上の同様のＥＣパッド１６の列に関係づ
けられる。複数個のパッド２２′が、Ｙ方向に延在する
ストライプ５２に接合されている。ストライプ５４に接
合された一組のパッド２６′が、ストライプ３２の間に
ある。パッド２２′と２６′は、配置並びに間隔の点で
基板１０上のパッド２２と２６に対応している。ストラ
イプ５２及び５４は、適当な誘電層によってストライプ
５０から絶縁された同じ金属被覆装置に形成することが
好ましい。表面パッド２２′及び２６′は、はんだ湿潤
性である。ストライプ３０と５２と５４の各接合部には
、削除可能な接続３６が設けられている。接続５６は、
第６図に示す接続５６ｆｉ、または第４図に示す接続５
６Ｂどすることができる。
接続５６Ａは個別化された接続であり、どちらのた後に
、基板１４上に選択的に形成されたものである。プリン
ト接続５６Ａには、当技術分野で周知の適切な付着技術
およびサブトラクティブ・エツチング技術によって、ヴ
アイア５８及び４０を接続させる。頂部ストライブが誘
電層で覆われていない場合、ヴアイアは不必要で、露出
ストライプに直接接続を行う。装置１４は、接続３６Ａ
なしに形成し、どの接続が必要かを決定した後、必要と
される接続を追加して修正する。
一方、可融リンク争ストライブ３６Ｂは、装置１４を金
属被覆する間に形成する。リンク５６Ｂは、パッド１６
．２２’及び２６′を端子として利用して、適切な電流
を接続の両端間に印加することによって吹き飛ばせる、
薄い部分を有している。
Ｅ’Ｃ変更を行うのにどの接続が必要かを決定した後、
残りのリンクを破壊する。リンク５６Ｂは、レーザ・パ
ルスを使って破壊することもできる。
上記の金属被覆線は、どのはんだパッド１６を基板上の
ＥＣパッド２２または２６のどちらに相互接続するのに
も利用できる。
Ｘ方向に延在し好ましくはストライプ５０と同じ金属被
覆層中にあるストライプ３８を使って、Ｙ方向のＥＣ線
と関連するＥＣパッド２２を、基板１０のＸ方向のＥＣ
線と関連するＥＣパッド２６に接合することができる。
線はそれぞれパッド４１′に接合されており、このパッ
ド４１′は基板１０上に同様に配置されているはんだバ
ッド４ＮＣ接合できる。しかしながら、パッド４１′の
主な用途は、不必要なリンク３６を吹き飛ばすための電
気接続をもたらすことである。たとえば、第５図で、ス
トライプ５４と′５８の接合点およびストライプ３８と
３２の接合点にリンク接合を残すかまたは形成すること
によって、パッド２６′ヲパツド２２′に接続すること
ができる。ストライプ３８上の残シのリンクはすべて、
そのリンクの種類に応じて切断し、また形成しないまま
にしておく。ス。
ドライブ′５０を使って、上記の同じ接続をストライプ
５４０間に形成することもできるはずである。
しかし、これらのストライプは、ファンアウト・ストラ
イプ接続に接続され、それを介して装置１２上の能動入
出力に接続されている。ＥＣパッド１６と関連している
。このような使い方をすると、その装置の機能が破壊さ
れる恐れがあり、したがって望捷しくない。
次に基板１０上の異なる２つの隔置された集積回路装置
１２からの入出力を接続するために、どのように設計変
更を行うかを例示するために、当該の各ステップについ
て具体的に説明する。２つの選択された集積回路装置の
それぞれでストライプ部分５２を切断することによって
、ファンアウト線５０（第７図）を基板１０の内部電気
ネットワークから絶縁する。ついで、装置１４上の金属
被覆パターンを、はんだパッド５０をはんだパッド５１
に接続できるように調整する。入出カフアンアウト・パ
ッドと設計変更用線パッドの間で装置の金属被膜中に接
続を形成する方法は、以前に説明した。同様の手順を用
いて、集積回路装置１４の入出力端子を設計変更用線接
続５５（第６図）に接合する。点５３と５５の間で電気
的接続を形成するには、選択されたＸおよびＹのＥＣ線
１８と２０の交点に位置する異なるｇｃ装置パッド１４
の下で、パッド２２と２６の間の接続を、交差する線の
上側にあるＥＣ装置１４中で確立しなければならない。
ＸおよびＹのＥＣ線からのＥＣパッド、すなわちパッド
２２′及び２６′が相互接続されるように装置１４の金
属被覆システムを調整する手順については、以前に説明
した。削除ストライプ５２と５４を切断して、ＥＣ線１
８の一部を絶縁させる。削除ストライプ５６と５８を切
断して、ＥＣＣ２Ｏ４一部を絶縁させる。ＥＣ装置の各
金属被覆システムを適切に調整した後、その装置をファ
ンアウトｅパターン１５の各パッドト関連するはんだパ
ッドに接合する。これによって、設計変更量接続リード
点５３ないし５５が確立される。これらの点は、それぞ
れ先にはんだパッド１６ないし２２を接続する際に説明
したように、分離された異なる集積回路装置の下の選択
された入出力端子に接続されている。
Ｘ方向の埋込みＥＣ線とＹ方向のＥＣ線の間で電気接続
を形成するもう一つの方法を示す。はんだパッド４１の
列（第７図）を基板１０上のファンアウト・パターン１
５の縁部に沿って設けることができる。表面上のまたは
埋込まれた線が、これらのパッドを、隣接するＥＣ装置
の下の同様に配置されたパッドに接合する。これらのパ
ッドは、Ｘ方向に延在するＥＣ線に接続されている。パ
ッド４１′（第５図）は、装置１０のパッド４１（第７
図）に接続されている。したがって、ＥＣ装置の金属被
覆上にリンク接続３６を形成して、Ｙ方向に延在するＥ
Ｃ線に接続され。たはんだパッド２２を、Ｘ方向のＥＣ
線に接合されている隣接する装置中のはんだパッドに接
合することができる。
Ｆ１発明の効果 本発明により設計変更用パッド用に充てる面積が少なく
てすむ複数個の装置用のモジュール基板中の回路を変更
するための新しい方法と構造が提供される。
また、本発明によりモジュール基板上の表面金属被覆パ
ッド構造が類似している、設計変更の方法と構造が提供
される。
さらに、本発明により従来の接着されたワイヤの代りに
「目的に合わせて調整される」半導体装置を使った、設
計変更の方法と構造が提供される。
【図面の簡単な説明】
第１図は、集積回路装置、ＥＣ装置及びＥＣ線の配置を
示すモジュール基板の一部の破断平面図である。 第２図は、基板中の埋込みＥＣ線ならびにそれと削除可
能ＥＣパッドおよび集積回路装置との関係を示す、概略
的透視図である。 第３図および第４図は、ＥＣ装置上のＸ線とＹ線を相互
接続するための構造の説明図である。 第５図は、Ｘ−Ｙ線とＥＣパッドおよびＥＣ装置を調整
するための削除可能リンクとの関係を示した、ＥＣ装置
上のＸ−Ｙ線の一部分の説明図である。 第６図は、２つの隔置された装置間のＥＣ線接続を示し
た、装置間の基板中の埋込みＥＣ線の説明図である。 第７図は、第１図のパターンと同様の、基板上の表面金
属被覆パターンの拡大平面図である。 出願人インターナショナル・ビジネス・マシーノズ・コ
ーポレーション代理人　弁理士　　岡　　　１）　　次
　　　生（外１名） Ｙ−繰 第３図 第４図

Claims (8)

    【特許請求の範囲】
  1. （１）集積回路半導体装置のアレイ用モジュールにおい
    て、 上部表面に集積回路半導体装置を有する絶縁材料製の基
    板と、 前記表面における前記装置接続用のはんだパッドを前記
    装置上のパッドに電気的に相互接続するための前記表面
    の下にある金属被覆層と、 前記金属被覆層に接続された前記装置に隣接する設計変
    更用はんだパッドと、 前記装置接続用のはんだパッドを前記設計変更用はんだ
    パッドに接合する、前記基板上のファンアウト金属被覆
    線と、 複数個の等間隔で隔置された中断部を有する、前記基板
    中に埋込まれた設計変更用線と、 前記中断部の端部から前記表面にまで伸びる接続用開孔
    と、 前記接続用開孔の上にある設計変更用線のはんだパッド
    と、 各前記設計変更用線のはんだパッド対を接合する削除可
    能な線と、 前記設計変更用パッドおよび前記基板上の設計変更用線
    パッドと整合するように配列された接続パッドを有する
    設計変更用装置と、 前記接続パッドを選択的に接合するのに適した、前記設
    計変更用装置上の調整可能な金属被覆システムと、 から成る集積回路装置実装モジュール。
  2. （２）前記基板が、多層セラミック基板であり、表面上
    に装着された集積回路装置を電気的に相互接続するため
    の内部金属被覆システムを備えている、特許請求の範囲
    第（１）項に記載のモジュール。
  3. （３）前記基板の表面の下にある前記金属被覆層が、前
    記設計変更用はんだパッドに隣接する削除可能な金属ス
    トライプ部分を備えている、特許請求の範囲第（１）項
    に記載のモジュール。
  4. （４）前記ファンアウト金属被覆線が、前記基板の上部
    表面上の単一層中に位置しており、前記金属被覆線が誘
    電材料層におおわれている、特許請求の範囲第（１）項
    のモジュール。
  5. （５）前記埋込み設計変更用線が、Ｘ方向の第１の平行
    線の集合およびＹ方向の第２の平行線の集合から構成さ
    れている、特許請求の範囲第（１）項のモジュール。
  6. （６）前記集積回路装置および前記装置接続用のはんだ
    パッド間の電気的接続がすべてはんだリフロー接続であ
    る、特許請求の範囲第（１）項のモジュール。
  7. （７）前記設計変更用装置上の前記調整可能な金属被覆
    システムが、Ｘ方向の平行な複数個の導線、Ｙ方向の平
    行な複数個の導線、前記複数個のＸおよびＹ導線を分離
    する誘電材料層、各線を電気的に接合する前記Ｘおよび
    Ｙ導線の各交差点に隣接する、削除可能な電気接続部、
    ならびに前記ＸおよびＹ導線のそれぞれに接合された接
    続パッドから構成される、特許請求の範囲第（１）項の
    モジュール。
  8. （８）前記設計変更用装置上の前記調整可能な金属被覆
    システムが、Ｘ方向の複数個の平行導線、Ｙ方向の複数
    個の平行導線、前記複数個のＸおよびＹ導線を分離する
    誘電材料層、各線を電気的に接合する前記ＸおよびＹ導
    線の各交差点で、特定の再加工用途に合わせて選択的に
    調整された複数個の金属線から構成される、特許請求の
    範囲第（１）項に記載のモジュール。
JP61193029A 1985-10-28 1986-08-20 集積回路装置実装モジユ−ル Granted JPS62101062A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/792,708 US4652974A (en) 1985-10-28 1985-10-28 Method and structure for effecting engineering changes in a multiple device module package
US792708 1985-10-28

Publications (2)

Publication Number Publication Date
JPS62101062A true JPS62101062A (ja) 1987-05-11
JPH0226393B2 JPH0226393B2 (ja) 1990-06-08

Family

ID=25157814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193029A Granted JPS62101062A (ja) 1985-10-28 1986-08-20 集積回路装置実装モジユ−ル

Country Status (5)

Country Link
US (1) US4652974A (ja)
EP (1) EP0220503B1 (ja)
JP (1) JPS62101062A (ja)
CA (1) CA1236926A (ja)
DE (1) DE3685472D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036844U (ja) * 1989-06-05 1991-01-23

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
US5060116A (en) * 1990-04-20 1991-10-22 Grobman Warren D Electronics system with direct write engineering change capability
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5162792A (en) * 1990-08-03 1992-11-10 American Telephone And Telegraph Company On-the-fly arrangement for interconnecting leads and connectors
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5155577A (en) * 1991-01-07 1992-10-13 International Business Machines Corporation Integrated circuit carriers and a method for making engineering changes in said carriers
US5184284A (en) * 1991-09-03 1993-02-02 International Business Machines Corporation Method and apparatus for implementing engineering changes for integrated circuit module
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US5247735A (en) * 1991-12-18 1993-09-28 International Business Machines Corporation Electrical wire deletion
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US5432708A (en) * 1992-10-08 1995-07-11 Aptix Corporation Multichip module integrated circuit device having maximum input/output capability
US5539186A (en) * 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
US5497027A (en) * 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US6101710A (en) * 1994-12-14 2000-08-15 International Business Machines Corporation Method for facilitating engineering changes in a multiple level circuit package
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
FR2810158B1 (fr) * 2000-06-09 2002-08-30 Centre Nat Etd Spatiales Procede pour realiser une permutation d'entrees/sorties de plusieurs pistes a branches paralleles d'un circuit integre et circuit obtenu
DE10054114A1 (de) 2000-10-31 2002-05-16 Dupont Performance Coatings Verfahren zur Herstellung von Pulverlackzusammensetzungen
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
US7299102B2 (en) * 2004-12-02 2007-11-20 Norman Ken Ouchi Method and system for engineering change implementation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127357A (ja) * 1981-12-31 1983-07-29 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路チツプ・モジユ−ル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3378920A (en) * 1966-01-26 1968-04-23 Air Force Usa Method for producing an interconnection matrix
US4089734A (en) * 1974-09-16 1978-05-16 Raytheon Company Integrated circuit fusing technique
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4254445A (en) * 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127357A (ja) * 1981-12-31 1983-07-29 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路チツプ・モジユ−ル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036844U (ja) * 1989-06-05 1991-01-23

Also Published As

Publication number Publication date
EP0220503B1 (en) 1992-05-27
EP0220503A2 (en) 1987-05-06
CA1236926A (en) 1988-05-17
US4652974A (en) 1987-03-24
JPH0226393B2 (ja) 1990-06-08
EP0220503A3 (en) 1989-05-31
DE3685472D1 (de) 1992-07-02

Similar Documents

Publication Publication Date Title
JPS62101062A (ja) 集積回路装置実装モジユ−ル
AU610249B2 (en) Customizable circuitry
US4489364A (en) Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
US4254445A (en) Discretionary fly wire chip interconnection
US5424920A (en) Non-conductive end layer for integrated stack of IC chips
EP0083405B1 (en) Chip carrier for large scale integrated circuits and a method for the fabrication of the carrier
US4949224A (en) Structure for mounting a semiconductor device
US4991000A (en) Vertically interconnected integrated circuit chip system
US5060116A (en) Electronics system with direct write engineering change capability
EP0098932A2 (en) Repairable multi-level system for semiconductor device
EP0073149A2 (en) Semiconductor chip mounting module
US5354955A (en) Direct jump engineering change system
JPH0236285Y2 (ja)
JPH06302759A (ja) 集積回路キャリアおよびその回路構成変更方法
JPH0227838B2 (ja)
JPH01167970A (ja) 絶縁テープを用いた相互接続方法
EP0166401B1 (en) Circuit module
US4717988A (en) Universal wafer scale assembly
JPH08330469A (ja) 半導体装置用配線基板およびその製造方法
US6627823B1 (en) Multilayered connection plate
JPH01241140A (ja) テープ・ボンデイング・パツケージ
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
JPH03215995A (ja) 多層配線モジュール
JPH03204964A (ja) 電気的回路パツケージ及び電気的回路パツケージを作る方法
JPH0219978B2 (ja)