JPS62100857A - Control system for transmission of information - Google Patents
Control system for transmission of informationInfo
- Publication number
- JPS62100857A JPS62100857A JP23941285A JP23941285A JPS62100857A JP S62100857 A JPS62100857 A JP S62100857A JP 23941285 A JP23941285 A JP 23941285A JP 23941285 A JP23941285 A JP 23941285A JP S62100857 A JPS62100857 A JP S62100857A
- Authority
- JP
- Japan
- Prior art keywords
- information
- controller
- shared memory
- control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数制御装置が共有するメモリを介して制御
装置間で情報の授受を行う情報伝送制御システムに関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information transmission control system that exchanges information between control devices via a memory shared by a plurality of control devices.
従来、この種のンステムは、第2図に示すように、制御
部11.メモリ部21.転送制御部31から構成される
装置1と、制御部12.メモリ部22.転送制御部32
から構成される装置2が転送用ポー)40を介して接続
されており、例えば装置1内のメモリ部21の内容を装
置2内のメモリ822へ転送するには、転送制御部31
.32がそれぞれ起動され、転送ポート40を介してメ
モリ部21の内容が転送されるようになっている。とこ
ろがこのンステムでは、転送量が多いと、制御バス71
.72を転送のために使用する時間が増大するため、制
御部11.12の処理能力が低下するという問題があっ
た。Conventionally, this type of system has a control section 11. as shown in FIG. Memory section 21. The device 1 includes a transfer control section 31, a control section 12. Memory section 22. Transfer control unit 32
A device 2 consisting of
.. 32 are activated, and the contents of the memory section 21 are transferred via the transfer port 40. However, in this system, when the amount of transfer is large, the control bus 71
.. There is a problem in that the processing capacity of the control units 11 and 12 decreases because the time required to use the controller 72 for transfer increases.
そこで、第3図に示すように、制御部11からの制御バ
ス71と、制御部12からの制御バス72の双方を引き
込むバス競合制御部50を介して共有メモリ60を接続
し、制御部11.12の双方からアクセス可能な共有メ
モリ60を介して制御部11.12間で相互通信を行う
システムが提案された。Accordingly, as shown in FIG. A system has been proposed in which control units 11 and 12 communicate with each other via a shared memory 60 that is accessible from both sides.
しかしながら、第3図に示すシステムではバス競合制御
部50の構成が複雑になったり、また共有メモリ60に
アクセスする制御部の数が増えてくると、共有メモリ6
0へのアクセス要求が重複する確率が高くなったりする
ため、制御部11.12の共有メモリ60へのアクセス
に対するリトライや待ちが増大し、共有メモリ60のア
クセスが困難となり、システム全体の処理能力が低下す
るという問題が生じた。また、データの引き継ぎ量が多
い場合でも、共有メモリ60のアクセスが困難となり、
同様の問題が生じる。However, in the system shown in FIG.
Since the probability of duplicate access requests to 0 increases, the number of retries and wait times for the control units 11 and 12 to access the shared memory 60 increases, making access to the shared memory 60 difficult and reducing the processing capacity of the entire system. A problem arose in that the value decreased. Furthermore, even when a large amount of data is transferred, accessing the shared memory 60 becomes difficult.
A similar problem arises.
本発明の目的は、情報量が増大してもシステム全体の処
理能力が低下するのを防止することができる情報伝送制
御システムを提供することにある。An object of the present invention is to provide an information transmission control system that can prevent the processing capacity of the entire system from decreasing even when the amount of information increases.
本発明の情報伝送制御システムは、複数の制御装置を制
御バスを介してそれぞれ共有メモリに接続し、各制御装
置間で共有メモリを介して情報の授受を行うシステムに
おいて、情報転送単位毎のブロックに分割された共有メ
モリ群と、制御装置群の中から特定の制御装置を選択し
て各ブロックの共有メモリと制御バスを介して接続する
ルー)・選択回路群とを有し、ルート選択回路により選
択された制御装置と各ブロックの共有メモリ間でのみ情
報の授受を行うことを特徴としている。The information transmission control system of the present invention is a system in which a plurality of control devices are each connected to a shared memory via a control bus, and information is exchanged between each control device via the shared memory. A route selection circuit that selects a specific control device from the control device group and connects it to the shared memory of each block via a control bus. The feature is that information is exchanged only between the control device selected by the controller and the shared memory of each block.
次に、本発明の実施例について、図面を参照し説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示す構成図であり、第1図
には制御装置が2つの場合の構成が示されている。図に
おいて、制御装置11.12はそれぞれ制御バス71.
72を有し、各制御バス71.72には情報転送単位毎
に分割されたn個の共有メモリ131〜13nがそれぞ
れルート選択回路14.〜14.を介して接続されてい
る。そして各ルート選択回路14.〜14.には選択状
態表示回路15、〜15.が接続゛されている。FIG. 1 is a configuration diagram showing an embodiment of the present invention, and FIG. 1 shows a configuration in which there are two control devices. In the figure, the control devices 11.12 each have a control bus 71.12.
72, and each control bus 71.72 has n shared memories 131 to 13n divided into information transfer units, each having a route selection circuit 14.72. ~14. connected via. and each route selection circuit 14. ~14. are selection state display circuits 15, -15. is connected.
各ルート選択回路14□〜14イは制御装置11.12
の中から一方の制御装置を選択して各共有メモリ13、
〜13nと制御バス71又は制御バス72とを接続する
。この選択にあっては、どちらの制御装置が選択される
かは選択状態表示回路15.〜15..の状態によって
決定される。例えば共有メモIJ13kが制御装置11
の制御下にあり、制御装置11から制御装置12に情報
を転送する場合、制御装置11は、共有メモリ13□に
転送する情報を書込んだ後、選択状態表示回路15にの
状態を書きかえて、データの引継ぎ先である制御装置1
2を選択する様にする。制御装置1]は、共有メモリ1
3k及び選択状態表示回路15□の状態を変えることは
できなくなる。Each route selection circuit 14□~14a is a control device 11.12
Select one of the control devices from among the shared memories 13,
~13n and the control bus 71 or the control bus 72 are connected. In this selection, which control device is selected is determined by the selection state display circuit 15. ~15. .. determined by the state of For example, the shared memo IJ13k is the control device 11
When transferring information from the control device 11 to the control device 12, the control device 11 writes the information to be transferred to the shared memory 13□ and then rewrites the state in the selection state display circuit 15. control device 1, which is the data transfer destination.
Make sure to select 2. control device 1] is a shared memory 1
3k and the state of the selection state display circuit 15□ cannot be changed.
一方、制御装置12は、選択状態表示回路15.の状態
から情報が転送されてきたことを検知することができる
。以後、制御装置12のみが共有メモリ13、に対して
アクセス可能となるが、制御装置12としては共有メモ
1J13.の内容が不要のときには、選択状態表示回路
15にの状態を書きかえて、共有メモ’J 13kが制
御装置11に接続されるようにする。On the other hand, the control device 12 controls the selection state display circuit 15. It is possible to detect that information has been transferred from the state of . Thereafter, only the control device 12 can access the shared memory 13, but the control device 12 can access the shared memory 1J13. When the content of is unnecessary, the state of is rewritten in the selection state display circuit 15 so that the shared memo 'J 13k is connected to the control device 11.
このとき、制御装置12から制御装置11に転送したい
情報があれば、その情報を共有メモ!J 13kに書き
込んでもよい。At this time, if there is any information that you would like to transfer from the control device 12 to the control device 11, send that information to the Share Memo! It may also be written to J13k.
このように、本実施例においては、共有メモリを情報転
送単位に分割し、それぞれにルート選択回路141〜1
4hと、制御装置11.12からアクセス可能な選択状
態表示回路15.〜15.を設けることにより、データ
の引継ぎ量に依存せず、また共有メモリ13.〜13.
.のアクセスが難しくなってシステム全体の処理能力が
著しく低下するということもなく、効率的な制御装置1
1.12間のデータの引継ぎを行うことができる。In this way, in this embodiment, the shared memory is divided into information transfer units, and route selection circuits 141 to 1 are assigned to each unit.
4h, and a selection state display circuit 15.4h accessible from the control device 11.12. ~15. By providing the shared memory 13., the shared memory 13. ~13.
.. The efficient control device 1 does not significantly reduce the processing capacity of the entire system due to difficulty in accessing the system.
Data can be transferred between 1.12 and 12.
以上説明したように本発明は、共有メモリを情報転送単
位毎のブロックに分割し、制御装置群の中から特定の制
御装置を選択して各ブロックの共有メモリと制御バスを
介して接続し、選択された制御装置と各ブロックの共有
メモリ間でのみ情報の授受を行うようにしたため、情報
量の増大によってもシステム全体の処理能力が低下する
のを防止できるという優れた効果を有する。As explained above, the present invention divides a shared memory into blocks for each information transfer unit, selects a specific control device from a group of control devices, and connects it to the shared memory of each block via a control bus. Since information is exchanged only between the selected control device and the shared memory of each block, it has the excellent effect of preventing the overall system processing ability from deteriorating even when the amount of information increases.
第1図は本発明の一実施例を示すブロック構成図、
第2図は従来のシステムのプロ・ツク構成図、第3図は
従来の他のシステムのプロ、ツク構成図である。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of a conventional system, and FIG. 3 is a block diagram of another conventional system.
Claims (1)
メモリに接続し、各制御装置間で共有メモリを介して情
報の授受を行うシステムにおいて、情報転送単位毎のブ
ロックに分割された共有メモリ群と、制御装置群の中か
ら特定の制御装置を選択して各ブロックの共有メモリと
制御バスを介して接続するルート選択回路群とを有し、
ルート選択回路により選択された制御装置と各ブロック
の共有メモリ間でのみ情報の授受を行うことを特徴とす
る情報伝送制御システム。(1) In a system in which multiple control devices are each connected to a shared memory via a control bus and information is exchanged between each control device via the shared memory, the shared memory is divided into blocks for each information transfer unit. and a route selection circuit group that selects a specific control device from the control device group and connects it to the shared memory of each block via a control bus,
An information transmission control system characterized in that information is exchanged only between a control device selected by a route selection circuit and a shared memory of each block.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23941285A JPS62100857A (en) | 1985-10-28 | 1985-10-28 | Control system for transmission of information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23941285A JPS62100857A (en) | 1985-10-28 | 1985-10-28 | Control system for transmission of information |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62100857A true JPS62100857A (en) | 1987-05-11 |
Family
ID=17044389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23941285A Pending JPS62100857A (en) | 1985-10-28 | 1985-10-28 | Control system for transmission of information |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62100857A (en) |
-
1985
- 1985-10-28 JP JP23941285A patent/JPS62100857A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62100857A (en) | Control system for transmission of information | |
JPH01125644A (en) | Data transfer equipment | |
JPS5922979B2 (en) | Buffer memory control method | |
JPH03204753A (en) | Dma controller | |
JPS6143367A (en) | Register control system | |
JPS6367702B2 (en) | ||
JPS63305447A (en) | Memory access control circuit | |
JPS5935262A (en) | Storage device | |
JPS63206855A (en) | Data transmission equipment | |
JPH04111153A (en) | Information processor | |
JPS61237158A (en) | Shared memory device | |
JPS6162965A (en) | Device switching apparatus | |
JPS60159954A (en) | Memory controlling system | |
JPH0574866B2 (en) | ||
JPH04296957A (en) | Buffer memory controller | |
JPH0290795A (en) | Time divisional switch control system | |
JPS61249153A (en) | Data processor | |
JPH0432950A (en) | Bus controller | |
JPS63259746A (en) | Inter-bank-memory data transmission system | |
JPH02226548A (en) | Magnetic disk device | |
JPH03116350A (en) | Bus structure for data transfer | |
JPS6175454A (en) | Bus control system | |
JPS62226366A (en) | Shared memory system | |
JPH05158859A (en) | Information processor | |
JPH04258886A (en) | Memory circuit |