JPS6162965A - Device switching apparatus - Google Patents

Device switching apparatus

Info

Publication number
JPS6162965A
JPS6162965A JP18459784A JP18459784A JPS6162965A JP S6162965 A JPS6162965 A JP S6162965A JP 18459784 A JP18459784 A JP 18459784A JP 18459784 A JP18459784 A JP 18459784A JP S6162965 A JPS6162965 A JP S6162965A
Authority
JP
Japan
Prior art keywords
exclusive control
switching device
switching
control information
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18459784A
Other languages
Japanese (ja)
Inventor
Nobuhiro Matsumura
信宏 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18459784A priority Critical patent/JPS6162965A/en
Publication of JPS6162965A publication Critical patent/JPS6162965A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To perform easily exchange and arithmetic processing of exclusive control information by providing a memory for arithmetic and temporary storage where the exclusive control information is stored and a local memory for exclusive control independent of said memory and switching the address between exclusive control and normal control. CONSTITUTION:The exclusive control information is stored in a memories (local memories) 51 and 62 for the arithmetic and temporary storage to make it possible to perform the arithmetic processing of exclusive control information directly by a microprogram. Local memories 52 and 61 for exclusive control independent of normal local memories 51 and 62 are provided for the purpose of preventing the interference of the other part system sharing a device in the case other than exclusive control. Since the number of bits of address of local memories is limited, addresses in common to both local memories are used and are switched between te exclusive control and the normal control.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電子計算機システム用周辺装置に係り、特に磁
気ディスクサブシステムに好適なデ。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a peripheral device for a computer system, and is particularly suitable for a magnetic disk subsystem.

バイス切替装置に関する。The present invention relates to a device switching device.

〔発明の背景〕[Background of the invention]

本発明はディスク記憶デバイスの排他制御を行う、デバ
イスクロスコール機能に関するものである。デバイスク
ロスコール機能とは、複数の制御装置より、同一系列(
ストリングとも言う)内の複数のデバイスを同時に制御
可能とするインタフェース切替機能である。第1図の例
では、デバイス15〜22よシ構成される系列(ストリ
ング)は2組のインタフェース27およヒ2Bヲ備工、
インタフェース271Cはデバイス切替装置13が、イ
ンタフェース28にはデバイス切替装置14が接続され
ている。以下の説明ではデバイス切替装置を単に切替装
置と旨う。切替装置は各々、インタフェース25および
26を経由して制御装置11および制御装置12へ接続
されている。
The present invention relates to a device cross call function that performs exclusive control of disk storage devices. The device cross-call function means that multiple control devices can
This is an interface switching function that allows multiple devices within a string (also called a string) to be controlled simultaneously. In the example of FIG. 1, the series (string) composed of devices 15 to 22 includes two sets of interfaces 27 and 2B,
The device switching device 13 is connected to the interface 271C, and the device switching device 14 is connected to the interface 28. In the following description, the device switching device will simply be referred to as a switching device. The switching devices are connected to control device 11 and control device 12 via interfaces 25 and 26, respectively.

−さらに切替装置13と切替装置14との間はデバイス
共有情報インタフェースにより接続されている。
- Furthermore, the switching device 13 and the switching device 14 are connected by a device sharing information interface.

第1図の例では、たとえば、制御装置13が切替装置1
3を経由してデバイス15を制御中に、制御装置Bは切
替装置Bを経由してデバイス16を制御可能である。こ
のような機能ラブバイスクロスコール機能と呼んでいる
In the example of FIG. 1, for example, the control device 13
While controlling the device 15 via the switching device B, the control device B can control the device 16 via the switching device B. This kind of function is called love vice cross call function.

第1図のデバイス共有情報インタフニーストして、従来
の切替装置は一般的にマイクロプログラムを用いない論
理装置であった為、排他制御用の個別レジスタを3〜4
バイト程度備え、互イ[他の切替装置よシ参照可能なイ
ンタフェースを構成していた。
Based on the device sharing information interface shown in Figure 1, conventional switching devices are generally logic devices that do not use microprograms, so three to four individual registers for exclusive control are required.
Bytes were provided, and constituted an interface that could be referred to by other switching devices.

第2図の従来例では、各切替装置はアブインレジスタ3
1または32、ハックチェンジレジスタ35i fcu
 34、ロングコネクシ閣ンレジスタ35または36を
各々デバイスの数と同じ8ビット備え、必要に応じて、
相手側のレジスタ内容を参。
In the conventional example shown in FIG. 2, each switching device has three ab-in registers.
1 or 32, hack change register 35i fcu
34. Each long connection register 35 or 36 is provided with 8 bits equal to the number of devices, and as necessary,
Refer to the register contents of the other party.

照したり、セット、リセットを行う。light, set, and reset.

ここで、アサインレジスタ31の内容は制御装置13の
デバイス占有状態を表わす。たとえば、アサインレジス
タ31のビット0がセットされた状態では、デバイス1
5は制御装置11より占有され、制御装置12よりデバ
イス15へのアクセスは禁止きれる。バックチェンジレ
ジスタ33ハチバイスの制御装置11に対する特定な割
込情報を保・持スる。ロングコネクシ箇ンレジスタ35
は制御装置11とデバイスとの接続状態を表示する。た
とえば、ロングコネクシ冒ンレジスタ35のビット0の
セット状態は、制御装置11がデバイス15を選択し、
比較的長い時間を要する動作(データ転送等)を実行中
である事を示す。
Here, the contents of the assignment register 31 represent the device occupation state of the control device 13. For example, when bit 0 of the assignment register 31 is set, device 1
5 is occupied by the control device 11, and access to the device 15 by the control device 12 is prohibited. Back change register 33 holds specific interrupt information for the controller 11 of the Hachi vice. Long connection register 35
displays the connection status between the control device 11 and the device. For example, the set state of bit 0 of the long connection register 35 means that the control device 11 selects the device 15,
Indicates that an operation that requires a relatively long time (data transfer, etc.) is being executed.

以上の説明のように、従来装置では第2図のようなデバ
イス共有情報インタフェースを用いていたが、近年マイ
クロプログラム制御の切替装置が使用されるようになり
、第2図のような排他制御用個別レジスタを備える事の
不具合点が生じてきた。
As explained above, conventional equipment used a device sharing information interface as shown in Figure 2, but in recent years microprogram-controlled switching devices have come into use, and exclusive control interfaces as shown in Figure 2 have been used. Problems have arisen with providing individual registers.

その1つは、従来論理はレジスタの目的ビット−のみを
セットまたはリセットする論理であったが、マイクロプ
ログラムではレジスタ(8ビツト)の内容を曹き替える
方が容易である。第2点は、排他制御用レジスタを、マ
イクロプロセッサの外部レジスタとして構成する事は、
外部レジスタの選択論理等、ハードウェアの増加を招き
、外部レジスタアドレスの割当てニ太キ。
One is that conventional logic sets or resets only the target bit of a register, but in a microprogram it is easier to change the contents of a register (8 bits). The second point is that configuring the exclusive control register as an external register of the microprocessor is
External register selection logic, etc., increases the amount of hardware, and the allocation of external register addresses becomes more difficult.

な影響を与える事である。It is a matter of having a great influence.

〔発明の目的〕[Purpose of the invention]

本発明の目的は排他制御情報をマイクロプログラムにて
容易に交換および演算処理可能で、排他制御以外のデバ
イス制御においては、他系。
An object of the present invention is to enable exclusive control information to be easily exchanged and arithmetic processed by a microprogram, and to enable other systems to perform device control other than exclusive control.

の影響を受ける事なく、マイクロプログラムが走行可能
な、ハードウェア量の少いデバイス切替装置を提供する
事にある。
To provide a device switching device with a small amount of hardware, in which a microprogram can run without being affected by the

〔発明の概要〕[Summary of the invention]

排他制御情報を直接マイクロプログラムで演算処理可能
とするため、排他制御情報を演算および一時記憶用メモ
リ以下ローカルメモリと呼ぶに収容する事とし、排他制
御以外の時はデバイスを共有する相手系の干渉を防止す
るため、通常のローカルメモリと別の排他制御用ローカ
ルメモリを設けた。またローカルメモリのアドレスビッ
ト数が制限されている為、アドレスは両者のローカルメ
モリに共通とし、排他制御と通常制御とで、切替使用す
る事とした。
In order to allow exclusive control information to be directly processed by a microprogram, the exclusive control information is stored in a memory for calculation and temporary storage, referred to as local memory, and when not under exclusive control, interference from the partner system that shares the device is prevented. In order to prevent this, we provided a normal local memory and a separate local memory for exclusive control. Furthermore, since the number of address bits in local memory is limited, the address is shared by both local memories, and is switched between exclusive control and normal control.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第3図により説明する。第6
図のL S (Local Eltorage )51
は。
An embodiment of the present invention will be described below with reference to FIG. 6th
Figure LS (Local Eltorage) 51
teeth.

通常の演算および一時記憶用メモリ回路、L”’ X。Memory circuit for normal calculations and temporary storage, L'''X.

52はテパイスクロスコールの排他制御情報用メモリ回
路である。
52 is a memory circuit for exclusive control information of the Tepais cross call.

LB、LBX共、出力は9ビツト、アドレス。Both LB and LBX output 9 bits and address.

は7ビツトで、LSは“Oo”−67、L12には、゛
“40“〜“5F“の値をとる。
is 7 bits, LS takes a value of "Oo"-67, and L12 takes a value of "40" to "5F".

LSXRKADY  LSXSBLF  LSXOTH
lliRの3信号はLSIおよびマイクロプログラムの
動′作モードを示す。
LSXRKADY LSXSBLF LSXOTH
The three lliR signals indicate the operation mode of the LSI and microprogram.

LBX(D7ドV、;<>よび入力データ(d T、B
XBWLIPとLSXOTH1ltR信号により、自系
と相手系とを。
LBX (D7 de V, ;<> and input data (d T, B
The own system and the other system are connected by the XBWLIP and LSXOTH1ltR signals.

切り換える。そして相手系のLSXSELFとL日X0
TH]ilRがオフならば、相手系のマイクロプログラ
ム実行中に、相手系のI+SX 、すなわち排他例・御
情報を参照したり、書き替える事ができる。
Switch. And the partner system's LSXSELF and L day X0
If TH]ilR is off, it is possible to refer to or rewrite I+SX, that is, exclusive example/control information of the other system, while the other system's microprogram is being executed.

第3図をさらに説明する。第3図の上半分は、切替装置
t15に実装され、下半分は切替装置14ニ実装される
。Lf35iは切替装置13の演算・一時”記憶用メモ
リで、9ビツト×128ワードのスタチックRAMであ
る。L851のアドレス線はLSADR8Q〜LSAD
R86の7本である。LS51の入力゛データはALU
BUEIQ −ALUBUS 7 、ALUBUSFノ
9本であり、これは切替装置Aのマイクロプログラムプ
の基本パスラインである。L851の書込゛指示線はL
8WR工Tl信号である。
FIG. 3 will be further explained. The upper half of FIG. 3 is mounted on the switching device t15, and the lower half is mounted on the switching device 14. Lf35i is a memory for calculation and temporary storage of the switching device 13, and is a static RAM of 9 bits x 128 words.The address lines of L851 are LSADR8Q to LSAD.
There are 7 R86s. The input data of LS51 is ALU
There are 9 lines of BUEIQ-ALUBUS 7 and ALUBUSF, which are the basic pass lines of the microprogram of switching device A. The write instruction line of L851 is L
This is the 8WR engineering Tl signal.

LSX52は切替装置16および切替装置14の双。LSX52 is a pair of switching device 16 and switching device 14.

方からアクセス可能なデバイスクロスコール専□用の排
他制御情報メモリである。LEIX52のアドレス線は
セレクタ55VCより、切替装置16の ・L8ADR
8Q〜6と切替装置14のL8ADR8Q〜6と・を切
替える。LSX520入カデータはセレクタ ・54に
よシ、切替装置13のALUBUSと切替装置14のA
LUBUSとを切シ替える。LB”ilR工Tl信号も
This is exclusive control information memory exclusively for device cross calls that can be accessed from anyone. The address line of LEIX52 is connected from selector 55VC to L8ADR of switching device 16.
8Q~6 and L8ADR8Q~6 of the switching device 14. The LSX520 input data is selected by the selector 54, ALUBUS of the switching device 13 and A of the switching device 14.
Switch between LUBUS and LUBUS. LB”ilR engineering Tl signal too.

同様にセレクタ55により切替えられる。Similarly, it is switched by the selector 55.

セレクタ56は、切替装置13で使用するLSDATA
Q〜7・P、を選択する為にあり、通常はLS51の出
力を選択している。切替装置13が自系の排他制御情報
を参照したり、変更する時にはセレクタ56はLSX5
2の出力を選択する。他系の排他制御情報を参照する時
には、セレクタ56は切替装[Bの1,8X61の出力
を選択する。
The selector 56 is LSDATA used in the switching device 13.
It is there to select Q to 7/P, and normally the output of LS51 is selected. When the switching device 13 refers to or changes the exclusive control information of its own system, the selector 56 selects the LSX5.
Select output 2. When referring to exclusive control information of another system, the selector 56 selects the 1,8X61 output of switching device [B].

LSXR]1fADY信号は、切替装置の電源投入後、
切替装置内の自己診断プログラム走行後、マイクロ10
グラムにてセットされ、LAKの初期設定完了を表示す
る。L8X81iiLFは切替装置が自系のLSIを参
照または変更する場合にマイクロプログラムでセットす
る。LSXOTHFfRは切替装置が他系のLAXを参
照または変更する場合にセットする。また、他系より出
力される上記の6信号は、マイクロプログラムで参照可
能な論理回路としている。
LSXR] The 1f ADY signal is activated after the switching device is powered on.
After running the self-diagnosis program in the switching device, Micro 10
It is set in the gram and indicates that the LAK initial setting is complete. L8X81iiLF is set by a microprogram when the switching device refers to or changes its own LSI. LSXOTHFfR is set when the switching device refers to or changes LAX of another system. Furthermore, the above six signals outputted from other systems are made into logic circuits that can be referenced by a microprogram.

第3図のセレクタの入力切換には上記3伯号が用いられ
る。
The above three numbers are used for input switching of the selector shown in FIG.

第2図のアブインレジスタ、バックチェンジレジスタ、
ロングコネクションレジスタの機能は、第3図の場合V
r、LSADR8として次のように割り当てている。
Ab-in register, back-change register in Figure 2,
The function of the long connection register is V in Figure 3.
r, LSADR8 is allocated as follows.

アドレス“46&′ アサインレジスタA“48&′ 
パックチェンジレジスタ人“4B″ ロングコネクショ
ンレジスタ。
Address “46 &’ Assign register A “48 &’
Pack change register person “4B” Long connection register.

ム “56″  アサインレジスタB “58″ハツクチエンジレジスタB ゛“5B“ ロン
グコネクションレジスタ。
System “56” Assign register B “58” Hatch change register B “5B” Long connection register.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、排他制御情報が多くても、少い累子数
で、デバイスクロスコール機能を実現できる。実施例の
場合には約90個の集積回路゛による論理機能を、約3
0個の集積回路で実現し・た。
According to the present invention, even if there is a large amount of exclusive control information, a device cross call function can be realized with a small number of cues. In the case of the embodiment, the logic functions of approximately 90 integrated circuits are implemented by approximately 3
This was realized using 0 integrated circuits.

また、排他制御情報をマイクロプロセッサのI−・一部
である演算・一時記憶用メモリに記憶させ。
Further, the exclusive control information is stored in the calculation/temporary storage memory which is part of the microprocessor.

るので、マイクロプログラムによる処理が容易。processing by microprograms is easy.

である。It is.

実施例で示したような適切な動作モード表示。Appropriate operating mode indication as shown in the example.

?付加すれば、相手系の干渉をほぼ解消できる。1゜更
に、排他制御情報等の追加に対しても、通常はハードウ
ェアの追加をしないで実現可能となる。
? If added, interference from the other system can be almost eliminated. 1. Furthermore, the addition of exclusive control information, etc., can usually be realized without adding any hardware.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はデバイスクロスコール機能を有する電子計算機
周辺サブンステムの1例を示す構成図、第2図は従来の
デ・くイス制御切換装置の排他制御回路の概略図、第3
図は本発明の一実施例を示すブロック図である。 LS  ・・・演算・1時記憶用メモリJ(RAM)、
LBX  ・・・テハイスクロスコール用追加メモリ、
LsAnRso−s 、、、LSのアドレス線、ff1
LuBuso〜7. P・・・マイクロプロセッサのノ
(ス線でLBの入力データ、 LSWR工TEt 、、・LSへデータ書込を指示する
線。
Fig. 1 is a configuration diagram showing an example of a computer peripheral subsystem having a device cross call function, Fig. 2 is a schematic diagram of an exclusive control circuit of a conventional device control switching device, and Fig. 3 is a schematic diagram of an exclusive control circuit of a conventional device control switching device.
The figure is a block diagram showing one embodiment of the present invention. LS...Memory J (RAM) for calculation/1-time storage,
LBX...Additional memory for high speed cross call,
LsAnRso-s, , LS address line, ff1
LuBuso~7. P... A line that instructs to write data to the microprocessor's LB input data, LSWR, ..., LS.

Claims (1)

【特許請求の範囲】[Claims] 上位インタフェース回路と下位インタフェース回路と、
マイクロプログラムプロセッサと、第1の演算および一
時記憶用メモリ回路とを備えたデバイス切替装置におい
て、下位インタフェースに接続される記憶装置等のデバ
イスを共用する他のデバイス切替装置との間において、
制御情報を交換するための第2の演算および一時記憶用
メモリ回路を備え、第2のメモリ回路のアドレス情報線
、書込データ線等を他のデバイス切替装置と切替接続す
る事を特徴とするデバイス切替装置。
An upper interface circuit and a lower interface circuit,
In a device switching device including a microprogram processor and a first calculation and temporary storage memory circuit, between the device switching device and another device switching device that shares a device such as a storage device connected to a lower-level interface,
It is characterized by comprising a second arithmetic and temporary storage memory circuit for exchanging control information, and switching and connecting address information lines, write data lines, etc. of the second memory circuit to other device switching devices. Device switching device.
JP18459784A 1984-09-05 1984-09-05 Device switching apparatus Pending JPS6162965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18459784A JPS6162965A (en) 1984-09-05 1984-09-05 Device switching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18459784A JPS6162965A (en) 1984-09-05 1984-09-05 Device switching apparatus

Publications (1)

Publication Number Publication Date
JPS6162965A true JPS6162965A (en) 1986-03-31

Family

ID=16155991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18459784A Pending JPS6162965A (en) 1984-09-05 1984-09-05 Device switching apparatus

Country Status (1)

Country Link
JP (1) JPS6162965A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326751A (en) * 1986-07-18 1988-02-04 Fujitsu Ltd Reading system for control information on input/output controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326751A (en) * 1986-07-18 1988-02-04 Fujitsu Ltd Reading system for control information on input/output controller
JPH056900B2 (en) * 1986-07-18 1993-01-27 Fujitsu Ltd

Similar Documents

Publication Publication Date Title
US5561820A (en) Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels
US5621902A (en) Computer system having a bridge between two buses with a direct memory access controller and an alternative memory access controller
JPS6126103B2 (en)
JPH0221018B2 (en)
JPH02144649A (en) Directory memory access controller in multiprocessor system
JPS61290564A (en) Compound data processing system
JPS629456A (en) Data transfer unit
US5317750A (en) Microcontroller peripheral expansion bus for access to internal special function registers
JPS6162965A (en) Device switching apparatus
US5414866A (en) One-chip microcomputer with parallel operating load and unload data buses
JPH03160543A (en) Circuit for specifying extended address
US5347641A (en) Page register with a don&#39;t care function
JP2705955B2 (en) Parallel information processing device
JP2841432B2 (en) Data transfer device
JPS63158654A (en) Microcontroller
JPS5849903B2 (en) Computer parallel connection system
JPS63307570A (en) Switch for starry topology
JPH03156551A (en) Dma controller
JPS63206855A (en) Data transmission equipment
JPH0477930A (en) Microcomputer
JPS629430A (en) Data buffer control system
JPS62100857A (en) Control system for transmission of information
JPS6371760A (en) Memory system
JPH01134546A (en) Arithmetic processor
JPH0574866B2 (en)