JPS6193963A - 複数チヤンネルデイジタルオシロスコ−プ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数チャンネルディジタルオシロスコープ、
特に複数個のチャンネルに！するディジタルオフ０スコ
ープにおいて、各チャンネルに対（−互に独立な遅延値
を与えられると同時に、各チャンネルの遅延を同時に変
化させることによって、表示画面上で各チャンネルの波
形を時間軸に対し平行移動することのできる機能を具備
した複数チャンネルディジタルオシロスコープに関する
ものである、 （従来の技術） 従来の２チャンネル以上を有するディジタルオシロスコ
ープは、各チャンネル独立の遅延設定機能がなく全チャ
ンネルに対１．単一の共通遅延のみ設定可能なタイプか
、各チャンネルに完全に独立（−た遅延設定が可能では
あるが、逆に全チャンネルに共通な遅延値変更機能を持
たないタイプのいずれかであつ友、 （兄明が解決しようとする問題点） 上述の前者のタイプに属するディジタルオシロスコープ
は、各チャンネル間の遅廷差？俊化させて各チャンネル
どうしを比較観測することができない欠点がある。ま九
後者に属するディジタルオンロスコープは各チャンネル
間の相対的遅延を保持し＊ｔ″！全チャンネルに絶対的
な遅廷ヲ掛けることができず、各チャンネルごとにそｎ
ぞれ遅延を掛け、全チャンネルに絶対的な遅延を掛ける
手順を採っていた。そのため各チャンネル間の相対的遅
延が変化してＩ−まうおそれがあり、観測が不正確とな
る欠点があつｆｃ。

本発明は上記の欠点を解決することを目的としており、
ｉ数個の各チャンネルに対し互に独立した遅延を与える
機能と、全チャンネルの各相対的遅延′！＃を保持しな
がら全チャンネルを同時に変化させる。すなわち絶対的
な遅延を掛けることに上って画面上で全チャンネルの波
形を時間的に平行移動することのできる機能とを兼ね備
えた複数チャンネルディジタルオシロスコープを提供す
ることを目的としている。

（問題点を解決する次めの手段） そのため本発明の複数チャンネルディジタルオシロスコ
ープは複数チャンネルの情報をそれぞれＡ／Ｄ変換する
Ａ／Ｄ変換器と、前記Ａ／Ｄ　Ｋ換されたぞｔｌそれの
信号を遅延させる！３！数の遅延回路と、該複数の遅延
回路の遅延量をそれぞれ設定する複数の遅延量設定装置
と、前記それぞれの遅延回路から出力された信号を記憶
するウェーブメモリと。

該ウェーブメモリに記憶された信号′に表示する表示手
段とヲ備えた複数チャンネルディジタルオシロスコープ
において、該複数チャンネルの所定の　　　□チャンネ
ルを除いたチャンネルの所望の１または２以上のチャン
ネルを指定してそのチャンネルの遅延量設定装置それぞ
れに第１の遅延量の指令を与えて該表示手段に表示され
た１又は２以上の信号に第１の遅延量だけジットさせる
第１の指令装置と、前記除かれｆｃＰ９ｒ定のチャンネ
ルの１又は２以上のチャンネルとｆｎＪ記ノフトされた
チャンネルの所望の１又は２以上のチャンネルとを指定
してそれらのチャンネルの遅延を設定装置に第２の遅延
量の指令を与えて該表示手段に表示されたそれらの信号
間に該第１の遅延量によって生じた相対遅延関係を保持
１−たままそれらの信号を第２の遅延量たけシフトさせ
る第２の指令装置とを備えたこと？特徴としている。以
下図面を参照しながら本発明の一実施例を説明する。

（実施例） 第１図は本発明に係る複数チャンネルディジタルオンロ
スコープの一実施例構成、第２図は本発明°を説明して
いるフローヂャート、第３図は波形の移動の仕方を説明
１−でいる波形移動説明図、第４図は本発明に係る他の
実施例構成を示している。

第１図において、遅延設定部１にはメインチャンネルの
遅延を指定するメインスイッチ２と、サブチャンネルの
遅延を指定するサブスイッチ３と。

変化させるべき遅延量を入力するダイアル１６とが設け
られている。サブスイッチ３を押しダイアル１６から所
望の遅延変化量Ｄ１ヲ入力すると、遅延設定部ｌかもマ
イクロプロセッサ４ヘサブスインチ情報と遅延変化ｔＤ
＋に対応し几コーｒデータｅ１とが送られる。メインス
イッチ２を押しダイアル１６から所望の遅延変化量Ｄｚ
ｋ入力すると、遅延設定部１からマイクロプロセッサ４
ヘメインスイツチ情報と遅延変化量Ｄ！に対応したコー
ドデータｅ２とが送られるやマイクロプロセッサ４は第
１の指令装置５と第２の指令装置６との２つの機能を発
揮する装置機能５Ｃ備えている。前記ｔＪ！、ｌの指令
装置５の機能は、上記遅延設定部１のサブスイッチ３が
押され次とき作動し１次の如く動作する。

すなわちマイクロプロセッサ４がサブスイッチ情報とコ
ードデータｅｌとを受けると、共通メモリ７のサブ領域
に格納されている前のデータｓｌ読み出し、核データＳ
と遅延設定部１・からの新たなコ−ドデータｅ１とｋ　
ｊＪＤ算する演算を行い、その演算結果のデータＳ＋ｅ
ｌｉ遅砥量設定装置１ｏへ転送するとともに、共通メモ
リ７へ転送する。共通メモリ４のサブ領域に格納されて
いたデータＳは、マイクロプロセッサ４がら転送されて
きｆｃｔｒ＊なデータＳ　＋　ｅｌで書き換えられる。

従ってマイクロプロセッサ４が次に当該サブ領域を読み
出すとき。

当該データＳ　＋　ｅＩがデータＳとなる。

また、前記第２の指令装Ｒ６の機能は、上記遅延設定部
ｌのメインスイッチ２が押されたとき作動し、次の如く
動作する。すなわちマイクロプロセッサ４が、メインス
イッチ情報とコードデータｅ！とを受けると、共通メモ
リ７のメイン領域に格納きれている前のテータＭｉ読み
出すとともに、共通メモリ７のサブ領域に格納されてい
る前のデ゛　−タ５５ｉｌ−読み出す、そしで該データ
Ｍ及びＳと遅延役冗部１からの新たなコードデータｅ、
とをυ口算′　　する演算をそれぞれ実行し、その演算
結果のデーりＭ＋ｅ２及びＳ　＋　ｅ２を遅延量設定装
置−２−へそれぞれ転送するとともに、共通メモリ７へ
転送する。共通メモリ７のメイン領域に格納されていた
データＭ及びサブ領域に格納されてい友データＳは、マ
イクロプロセッサ４から転送されてきた新友なデータＭ
　＋　ｅ２及びＳ　＋　ｅ２で臀き換えられる。従って
マイクロ７０セツサ４が次に共通メモリ７のメイン領域
或いはサブ領域を読み出すとき。

当ｕデータＭ＋ｅ！及びＳ　＋　ｅｌがそれぞれデータ
Ｍ及びＳとなる。

サブチャンネルの入力信号ＶｉＡ／ＤＫ換器８でディジ
タル信号に変換され、遅延回路１２に工って遅延された
ディジタル信号となって出力してくる。

この遅延回路１２による遅延ｉｌは遅延ｉｔ設定装置１
０に設定されるデータに１って定まる。遅延量設定装［
ＩＦｌｏに設定されるデータは、前述した如くマイクロ
プロセッサ４から転送されてくる。

同様にメインチャンネルの入力信号はＡ／Ｄｉ換器９で
ディジタル信号に変換され、遅延回路１３　　１゜に工
って遅延されたディジタル信号となって出力してくる。

この遅延回路１３による遅延量は遅延量設定装［１１に
設定されるデータに工って定まる。遅延量設定装置］１
に投定場れるデータは。

前述した如くマイクロプロセッサ４から転送きれてくる
。

遅延設定部１のサブスイッチ３を押したときは。

マイクロプロセッサ４の第１の指令装置５の機能が作動
するめで、遅延量設定装置１０にのみデータＳ　＋　ｅ
ｌが設定される。従ってサブチャンネルの入力信号がメ
インチャンネルの入力信号に比べ遅延された形となって
ウェーブメモリ１４に記憶される。ウェーブメモリ１４
に記憶された両チャン坏ルの信号が適宜の制飾手段に工
って読み田され、ｈ示手段１５に表示されると、サブチ
ャンイ・ルの入力信号はメインチャンネルの入力信号に
比べ。

遅延股寛Ｉ’ｆＢ１のダイアル１６で人力した遅延変化
地たけシフトしていることに々る。

遅延設定部１のメインスイッチ２を押したときに、マイ
クロプロセッサ４の第２の指令装置６０機能が作動する
ので、遅延量設定装置１０及び１１にデータＳ　＋　ｅ
２及びＭ　＋　ｅ２がそれぞれ設定される。

従ってサブチャンネルの入力信号とメインチャンネルの
入力信号との相対的遅延関係が保持されたまま、両チャ
ンネルの入力信号とも同一量の遅延が掛けられてウェー
ブメモリ１４に記憶される。

表示手段１５に両者の信号波形を表示すると、遅延設定
部１のダイアル１６で入力（−た遅延変化蓋だけサブチ
ャンネルの入力信号及びメインチャンネルの入力信号と
も共に同一量シフトしている、次に第２図のフローチャ
ートラ用いて第１図の動作ケ説明する。

遅延設定部１のダイアル１６で入力されたがどうかを当
該ダイアル１６に連動しているエンコーダの変化と１〜
で把握している。エンコーダに変化があると（ステップ
２１）、エンコーダの変化量及びメインスイッチ２又は
サブスイッチ３のスイッチ情報が読み取られる（ステッ
プ２２）６遅延設定部１のスイッチ情報が判断され（ス
テップ２３）、サブスイッチ情報のとき、マイクロプロ
セッサ４は共通メモリ７のサブ領域から前のデータｓ２
読み出し、尚該データＳとエンコーダのコードデータｅ
１とのｒＪＯ算演算を実行する（ステップ２４）。

この７１０算されたデータＳ　＋ｅｌがザブ側の遅延量
設定装置１０に設定される（ステップ２５）。これによ
り遅延回路１２は遅延量設定装置１０に設定されたデー
タＳ　＋　ｅｌに対応１−た遅延量をＡ／ＤＫ換器８で
ディジタル化されたサブチャンネルの入力信号に与え、
その出力をウェーブメモリ１４へ送る。従って当該ウェ
ー７メモリ１４に記憶された伯ｇを表示手段１５で表示
すると、組３図叩から（１１１１への如くサブチャンイ
・ルの入力信号Ｂが平行移動（７ント）ｊる。

スイッチ情報の判断（ステップ２３）がサブスイッチ情
報でないとき、すなわちメインスイッチ情報のとき、マ
イクロプロセッサ４は共通メモリ７のサブ領域及びメイ
ン領域〃・ら前のデータＳ及びＭをぞれぞれ読み出し、
当該データＳ及びＭとエンコーダのコードデータｅ２（
エンコーダの変化量が前記サブスイッチ情報の説明り〕
と傘と同じであれはｅ＋）との加算演ｗ１各々実行する
（ステップ２６）。この加算されたデータＳ　＋　＋４
及びＭ＋ｅ！が、サブ側及びメイン仙１の遅延量設定装
置１０及び１１にそれぞれ設定される（ステップ２７）
。

これにより遅延回路１２は遅延量設定装（至）°１０に
設定部れたデータＳ　＋　ｅ２に対応した遅延量をＡ／
Ｄ変換器８でディジタル化され友すブナヤン２・ルの入
力信号に与え、また遅延回路１３は遅延量設定装ｆｉｌ
ｌに設定されたデータＭ　＋　１！２に対応した遅延ｉ
ｔ　ｋ　Ａ／Ｄｉ換器９でディジタル化されたメインチ
ャンネルの入力信号に与える。そしてその出力がおのお
のウェーブメモリ１４に記憶きれる。従って当該ウェー
ブメモリ１４に記憶された信号？表示手段１５で表がす
ると、遅延設建部１のダイアル１６で入力された共通の
エンコーダの変化量ｅ２に基づいて遅延しているので、
第３図（１１から（Ｉｌｌ或いは第３図曲）から盾への
如く、メインチャンネルの入力信号Ａとサブチャンネル
の入力信号Ｂとの相対的遅延関係を保持したまま両信号
Ａ、Ｂとも平行移動する。

第母図は本兜明の他の実施例構成を示している。　　；
図中の遅延設定部１．メインスイッチ２、サブスイッチ
３．ダイアル１６、マイクロプロセッサ４、第１の指令
装置ｍ　５　、第２の指令装置６、共通メモリ、Ａ／Ｄ
ｉ換器ｇ、Ａ／Ｄｉ換器９．遅延量設定装置１０．１１
及び表示手段１５は第１図のものと同一であるのでその
説明は詳細する。

１７．１８はトリガ遅延回路、１９．２０はメモリであ
る。トリガ回路１７．１８Ｖｉ遅延量設定装！１０．１
１より与えられる遅延量に従ってトリガ信号をそれぞれ
遅ら６．この遅延されたトリガ信号をメモリ１９．２０
の各ストップ信号として与える回路である。メモリ１９
．２０はＡ／Ｄ変換器８，９からのディジタル信号をそ
れぞれ記憶するもので、−４：の記憶動作がマイクロプ
ロセンサ４からのスタート係号お工ひトリガ遅延回路１
７゜１８からのストップ信号Ｖこよって制御されろ。

まず、マイクロプロセッサ４．Ｊ：リデータ取込みの開
始を意味するスタート係号が出されると、メモＩＪ　１
９　、２０はＡ／Ｄ変換器８，９からのディジタル信号
をそれぞれ受は取り、メモリ谷世相当分のイｇ号を随時
更新記憶する。

次にトリガ信号が入力きれると、このトリガ信号がトリ
ガ遅延回路１７．１８に１ってそれぞれ遅延され次後、
ストップ信号としてそれぞれメモリ１９．２０に与えら
れる。これによりメモリ１９゜２０は直ちに吏新記憶の
動作を停止する。このと参、メモリ１９　、２０内には
ストップ信号が与えられた時刻以前の波形データがメモ
リ容量分たけ記憶されている、この記憶されている波形
データを表示することにエリ、遅延量設定装置１０．１
１工り与えられる遅延量に従って遅延された波形が表示
される。遅延量設定装置Ｆ１０．１１へ設定でれる設定
データは、第１図で説明した様に、マイクロプロセッサ
４からそれぞれ送られてくる、従ってメインチャンネル
の入力信号Ａとサブチャンネルの入力信号Ｂとの平行移
動の仕方は、第１図のものと全く同一の移動の仕方ケす
る。

以上の２つの実施例は、いずれもメインチャンネルとザ
ブチャンネルとの２チヤンネルＶこついてのディジタル
オシロスコープに関するものであるが、３チャンネル以
上のオシロスコープに関しても、各チャンネルに対して
、第１図におけるＡ／Ｄ変換器、遅延量設定装（資）お
よび遅延回路をそれぞれ設けることにより、また第含図
におけるＡ／Ｄ変換器、遅延量設定装置、トリガリ４１
延回路、メモリをそれぞれ設けることにエリ、以下の様
な動作を行わせることができる。

（１）サブチャンネルが複数でｘ−９、その各チャンネ
ルごとにサブスイッチ３に相当するスイッチ、第１の指
令装置５に相当する指令装置１１〜、各サブチャンネル
の遅延をメインチャンネルお工び他のサブチャンネルと
は独立して変化させること。

ま友、メインスイッチ２が押芒れたときに、卯、２０指
令装置６に工って、メインチャンネルおよびサブチャン
ネルのすべてが移動すること。

（ＩＩ）　　サブチャンネルが複数であり、サブチャン
ネルが押されたときに、各チャンネルが第１の指令装置
に１って共通に移動すること。

１１　　　また、メインスイッチ２が押きねたときに、
第２の指令装＠６に工って、゛メインチャンネルお工び
サブチャンネルのすべてが移動すること。

ｍ　メインチャンネルが複数であり、メインスイッチ２
が押されたときに、第２の指令装置Ｖこよってすべての
メインチャンネルがサブチャンネルとともに移動するこ
と。

（発明の効果） 以上説明した如く、本発明によれば各チャンネル間の相
対的遅延お工ひ各チャンネル共通の絶対的遅延を独立し
て制御することができる。

【図面の簡単な説明】

第１図は本発明に係る複数チャンネルディジタルオシロ
スコープの一実施例構成、第２図は本発明を説明してい
るフローチャート、第３図は波形の移動の仕方を説明（
−でいる波形移動説明図、第４図は本発明に係る他の実
施例構成を示している。 図中、１は遅延設定部、２はメインスイッチ、３はサブ
スイッチ、４はマイクロプロセッサ、５は第１の指令装
置、６は第２の指令装置、７ｌ−Ｉｔ共通メモリ、８，
９はＡ／Ｄ変換器、１０．１１は遅　　　！延量設定回
路、１２．１３は遅延回路、１４はウェーブメモリ、１
５は表示手段、１６はダイアル、１７．１８はトリガ遅
延回路、１９．２０はメモリである。 第１　図 第２図 第３　図 （Ｉ） （Ｉ［） （ｒＶ）

Claims (1)

【特許請求の範囲】
1. 複数チヤンネルの情報にそれぞれＡ／Ｄ変換するＡ／Ｄ
   変換器と；前記Ａ／Ｄ変換されたそれぞれの信号を遅延
   させる複数の遅延回路と；該複数の遅延回路の遅延量を
   それぞれ設定する複数の遅延量設定装置と；前記それぞ
   れの遅延回路から出力された信号を記憶するウエーブメ
   モリと；該ウエーブメモリに記憶された信号を表示する
   表示手段とを備えた複数チヤンネルデイジタルオシロス
   コープにおいて：該複数チヤンネルの所定のチヤンネル
   を除いたチヤンネルの所望の１又は２以上のチヤンネル
   を指定してそのチヤンネルの遅延量設定装置それぞれに
   第１の遅延量の指令を与えて該表示手段に表示された１
   又は２以上の信号を第１の遅延量だけシフトさせる第１
   の指令装置と；前記除かれた所定のチヤンネルの１又は
   ２以上のチヤンネルと前記シフトされたチヤンネルの所
   望の１又は２以上のチヤンネルとを指定してそれらのチ
   ヤンネルの遅延量設定装置に第２の遅延量の指令を与え
   て該表示手段に表示されたそれらの信号間に該第１の遅
   延量によつて生じた相対遅延関係を保持したままそれら
   の信号を第２の遅延量だけシフトさせる第２の指令装置
   とを備えたことを特徴とする複数チヤンネルデイジタル
   オシロスコープ。