JPS6193742A - フレ−ム同期装置 - Google Patents

フレ−ム同期装置

Info

Publication number
JPS6193742A
JPS6193742A JP21414984A JP21414984A JPS6193742A JP S6193742 A JPS6193742 A JP S6193742A JP 21414984 A JP21414984 A JP 21414984A JP 21414984 A JP21414984 A JP 21414984A JP S6193742 A JPS6193742 A JP S6193742A
Authority
JP
Japan
Prior art keywords
synchronization
synchronizing
circuit
circuit section
shake hand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21414984A
Other languages
English (en)
Inventor
Yasuo Fukazawa
深澤 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21414984A priority Critical patent/JPS6193742A/ja
Publication of JPS6193742A publication Critical patent/JPS6193742A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多重伝送路におけるフレーム同期装置に
関するものである。
〔従来の技術〕
シェーク・ハンド方式による同期方式においては、色同
期回路部の同期外れの場合、色同期回路部は対向の同期
回路部に同期要求信号を送出し、その結果対向の同期回
路部から送出される同期引っ込み用信号を検出すること
によって同期引っ込みを行なっている。
〔発明が解決しようとする問題点〕
従って、同期回路部が二重化されたフレーム同期系にお
ける予備系の同期回路部では、対向の同期回路部への信
号送出が行なえないので、予備系の同期回路部だけが何
らかの原因で同期外れ状態となった場合には、予備系の
同期回路部は同期引っ込みができない°という問題点が
あった。
また、予備系の同期回路の同期方式をセルフ・サーチ方
式とした場合には上記問題点は除去できるが、フレーム
同期系全体が同期外れの場合には上記のようにシェーク
・ハンド方式の手順により同期引っ込みが行なわれるた
め、予備系の同期回路部は現用系の同期回路部が同期確
立状態となった後でなければフレーム同期引っ込み過程
に入れず、このため現用系に対し同期確立が遅れるとい
った問題点があった。
〔問題点を解決するための手段〕
このような問題点を解決するために本発明は、同期回路
部に、シェーク・ハンド方式同期回路と、セルフ・サー
チ方式同期回路と、これらの同期回路の選択切替を行な
う制御回路とを設けるようにしたものである。
〔作用〕
本発明においては、同期回路部のシェーク・ハンド方式
同期回路とセルフ・サーチ方式同期回路とが現用系の同
期状態により切り替わる。
〔実施例〕
本発明に係わるフレーム同期装置の一実施例を図に示す
。図において、10は現用系の同期回路部、20は予備
系の同期回路部、11.12および13は同期回路部I
Oを構成するシェーク・ハンド方式同期回路、セルフ・
サーチ方式同期回路および制御回路、21.22および
23は同期回路部20を構成するシェーク・ハンド方式
同期図、1      路・セ″ブサーチ方式同期回路
および制御回路・31.32,33.34は同期回路部
10と同期回路部20とを接続する信号線である。
次にこのように構成された装置の動作について説明する
。まずフレーム同期系全体が同期外れの場合、すなわち
、現用系、予備系ともに同期外れである場合について説
明する。この場合、現用系の同期回路部10においては
シェーク・ハンド方式同期回路11を選択するように制
御を行なう。
予備系の同期回路部20においては、現用系が同期外れ
の状態であるので、シェーク・ハンド方式同期回路21
を選択するように制御を行なう。この場合、対向の同期
回路部から出力されたフレーム信号Cに同期引っ込み用
信号を検出した時点で現用系の同期回路部10.予備系
の同期回路部20ともに同時に同期引っ込みが行なわれ
る。なお、現用系、予備系の系の確認は制御信号1a、
2aを信号W31.32により互いに出力することによ
り行ない、他系の同期状態は状態信号1b、2bを信号
線33.34により互いに出力することにより知ること
ができる。
次に予備系の取替え等で予備系だけが同期外れの場合に
ついて説明する。この場合、現用系の同期回路部10は
シェーク・ハンド方式同期回路11を選択するが、予備
系の同期回路部20は、現用系だけが同期確立状態であ
るので、セルフ・サーチ方式同期回路22を選択する。
フレーム同期系としては同期確立状態であるためフレー
ム信号Cに同期引っ込み用信号が受信されることはなく
一定周期毎に特定のフレー、ム信号が受信されるため、
現用系の同期回路部10はそれまでの状態を保ち、予備
系の同期回路部20はフレーム信号の検出によって現用
系の同期回路部10に影響を与えることなく同期引っ込
みを行なうことが可能である。
次に現用系、予備系ともに同期確立の状態から現用系の
みが同期外れとなった場合について説明する。この場合
、直ちに予備系を現用系とするような制御を行ない、同
期回路部20ではこれに伴い同期回路をセルフ・サーチ
方式同期回路22からシェーク・ハンド方式同期回路2
1へのきりかえが行なわれるが、同期確立後の前方保護
形式はシェーク・ハンド方式、セルフ・サーチ方式とも
に共通であり、切り替えによる不都合はなく、フレーム
同期系としての同期状態を保つことができる。
〔発明の効果〕
以上説明したように本発明は、同期回路部にシェーク・
ハンド方式同期回路とセルフ・サーチ方式同期回路とを
設け、同期外れの状態に応じてこれらの同期回路を切り
替えるようにしたので、予備系の同期外れに対しては現
用系に影響を与えることなく予備系の同期引っ込みがで
き、かつ、フレーム同期系全体の同期外れに対しては現
用系。
予備系とも同時に同期引っ込みができる効果がある。
【図面の簡単な説明】 図は本発明に係わるフレーム同期装置の一実施例を示す
ブロック系統図である。 10.20・・・・同期回路部、11.21・・・・シ
ェーク・ハンド方式同期回路、12.22・・・・セル
フ・サーチ方式同期回路、13゜23・・・・制御回路
、31,32.33.34・・・・信号線。

Claims (1)

    【特許請求の範囲】
  1. 二重化された同期回路部を有するフレーム同期装置にお
    いて、前記同期回路部は、シェーク・ハンド方式同期回
    路と、セルフ・サーチ方式同期回路と、現用系、予備系
    を示す制御信号および他系の同期状態を示す状態信号に
    よって前記シェーク・ハンド方式同期回路とセルフ・サ
    ーチ方式同期回路との選択切替を行なう制御回路とを有
    することを特徴とするフレーム同期装置。
JP21414984A 1984-10-15 1984-10-15 フレ−ム同期装置 Pending JPS6193742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21414984A JPS6193742A (ja) 1984-10-15 1984-10-15 フレ−ム同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21414984A JPS6193742A (ja) 1984-10-15 1984-10-15 フレ−ム同期装置

Publications (1)

Publication Number Publication Date
JPS6193742A true JPS6193742A (ja) 1986-05-12

Family

ID=16651033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21414984A Pending JPS6193742A (ja) 1984-10-15 1984-10-15 フレ−ム同期装置

Country Status (1)

Country Link
JP (1) JPS6193742A (ja)

Similar Documents

Publication Publication Date Title
JPH04346538A (ja) セル交換機
JPS6193742A (ja) フレ−ム同期装置
JPS62219839A (ja) 起動制御方式
WO1995024078A3 (en) Hierarchical synchronization method
JP2570569B2 (ja) 回線切替装置
JPH0273732A (ja) 信号切替方式
JPH04304725A (ja) 伝送路切替方式
JPH0556056A (ja) 通信システム
JPH03133227A (ja) 切替装置
JPH05145530A (ja) デジタル受信装置
JPS6193741A (ja) フレ−ム同期装置
JPH0422569Y2 (ja)
JPH05199212A (ja) クロック切替方式
JPH02224531A (ja) 伝送路切り替え方式
JPS62262521A (ja) モニタリングシステム
JPH02279034A (ja) 回線切替装置
JPH01311646A (ja) クロック同期信号切替方式
JPS62234437A (ja) デ−タ通信同期化装置
JPS62176233A (ja) 高速デイジタル通信系統切換方式
JPH02306740A (ja) 従属同期方式
JPH0758951B2 (ja) 時分割多重化装置
JPH04196634A (ja) Isdnを利用した回線切替装置
JPS5925436B2 (ja) 2重化遠方監視制御装置
JPH08214221A (ja) シリアル通信装置
JPH01160125A (ja) フレーム同期方式