JPS6190546A - デイジタルクロツク切替方式 - Google Patents
デイジタルクロツク切替方式Info
- Publication number
- JPS6190546A JPS6190546A JP59212112A JP21211284A JPS6190546A JP S6190546 A JPS6190546 A JP S6190546A JP 59212112 A JP59212112 A JP 59212112A JP 21211284 A JP21211284 A JP 21211284A JP S6190546 A JPS6190546 A JP S6190546A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- station
- pcm signal
- circuit
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
・〔産業上の利用分野〕
本発明は、伝送路からの任意の通話路の毘次群ＰＣＭ信
号を分岐して低次群ＰＣＭ信号に変換する機能と、低次
群ＰＣＭ信号を高次群ＰＣＭ信号に多電化して伝送路の
任意の通話路に挿入する機能とを有する分岐・挿入装置
を含むディジタル同期網回線において、ＰＣＭ信号中の
対局警報ビットを切替制御するディジタルクロック切替
方式５二関する。
号を分岐して低次群ＰＣＭ信号に変換する機能と、低次
群ＰＣＭ信号を高次群ＰＣＭ信号に多電化して伝送路の
任意の通話路に挿入する機能とを有する分岐・挿入装置
を含むディジタル同期網回線において、ＰＣＭ信号中の
対局警報ビットを切替制御するディジタルクロック切替
方式５二関する。
従来の方式を第１図を用いて説明する。第１図は、Ａ局
をマスター局、０局をスレーブ局、かつＢ局を中継局と
する現用回線及び予備回線の２系統構成のディジタル同
期網回線を示す。第２図はＤ ＆ Ｉ （Ｄｒｏｐ ＆
Ｉｎ５ｅｒｔ ）装置のブロック図を示す。
をマスター局、０局をスレーブ局、かつＢ局を中継局と
する現用回線及び予備回線の２系統構成のディジタル同
期網回線を示す。第２図はＤ ＆ Ｉ （Ｄｒｏｐ ＆
Ｉｎ５ｅｒｔ ）装置のブロック図を示す。
Ａ局の装置２より送り出されたＰＣＭ信号はＢ局のＤ
＆ Ｉ （Ｄｒｏｐ ＆ Ｉｎ５ｅｒｔ ）装置６（二
人る。このＤ＆Ｉ装置６では、入力ＰＣＭ信号の内通話
路選択回路５ （Ｃｌ ８ＢＬ）にて設定した指定通話
路のみ低次群ＰＣＭ信号に分離し、通話路回路４（ＣＨ
）を通９てＢ局で取り出される。その他の通話路は、高
次群ＰＣＭ信号のまま０局（二速り出され、又Ｂ局、か
ら０局（二速られるＰＣＭ信号は、通話路回路６（ＣＨ
）を通って高次群ＰＣＭ信号ζ二多恵化され、この多重
化されたＰＣＭ信号は通話路選択回路５（ＣＨ８ＥＬ
） ｌ二て設定された通話路Ｃ二挿入されて０局１：送
出される。このよう（二伝送路の分岐・中継にＤ＆Ｉ装
置を使用すると、従来のよう叫音戸接続する必要がない
ので中継ごとの特性の劣化がなく、特に自局で取り出さ
れる通話路数が少ない局で分岐・中継する場合には有効
である。
＆ Ｉ （Ｄｒｏｐ ＆ Ｉｎ５ｅｒｔ ）装置６（二
人る。このＤ＆Ｉ装置６では、入力ＰＣＭ信号の内通話
路選択回路５ （Ｃｌ ８ＢＬ）にて設定した指定通話
路のみ低次群ＰＣＭ信号に分離し、通話路回路４（ＣＨ
）を通９てＢ局で取り出される。その他の通話路は、高
次群ＰＣＭ信号のまま０局（二速り出され、又Ｂ局、か
ら０局（二速られるＰＣＭ信号は、通話路回路６（ＣＨ
）を通って高次群ＰＣＭ信号ζ二多恵化され、この多重
化されたＰＣＭ信号は通話路選択回路５（ＣＨ８ＥＬ
） ｌ二て設定された通話路Ｃ二挿入されて０局１：送
出される。このよう（二伝送路の分岐・中継にＤ＆Ｉ装
置を使用すると、従来のよう叫音戸接続する必要がない
ので中継ごとの特性の劣化がなく、特に自局で取り出さ
れる通話路数が少ない局で分岐・中継する場合には有効
である。
さらに、回線はＡ局のＤ ＣＳ （Ｄｉｇｉｔａｌ Ｃ
１ｏａｋＳｕｐｐｌｙ ）装置の出力クロックに従属同
期するように構成されている。Ａ局の装置２，１２はＤ
Ｃ８装置１よりクロックが供給される。Ｂ局では、Ｄ＆
Ｉ装置６の内部のＬＣ共振回路より成るクロック抽出回
路１７ （ＴＡＮＫ）にてＡ局から送られてきた入力Ｐ
ＣＭ信号のクロック成分を抽出して、位相同期発振回路
１８ （ＰＬＬ）に供給する。位相同期発振回路１８か
ら出力される位相ジッダの除去されたクロックは、分岐
・挿入回路１９に供給される。０局の装置８ 、１４は
ＤＯ８装置７よりクロックが供給される。ＤＯＳ装置７
は、タイミングクロック抽出回路９で抽出した入力ＰＣ
Ｍ信号のクロックに同期している。
１ｏａｋＳｕｐｐｌｙ ）装置の出力クロックに従属同
期するように構成されている。Ａ局の装置２，１２はＤ
Ｃ８装置１よりクロックが供給される。Ｂ局では、Ｄ＆
Ｉ装置６の内部のＬＣ共振回路より成るクロック抽出回
路１７ （ＴＡＮＫ）にてＡ局から送られてきた入力Ｐ
ＣＭ信号のクロック成分を抽出して、位相同期発振回路
１８ （ＰＬＬ）に供給する。位相同期発振回路１８か
ら出力される位相ジッダの除去されたクロックは、分岐
・挿入回路１９に供給される。０局の装置８ 、１４は
ＤＯ８装置７よりクロックが供給される。ＤＯＳ装置７
は、タイミングクロック抽出回路９で抽出した入力ＰＣ
Ｍ信号のクロックに同期している。
Ａ局とＢ局との間の上り回線１０１の断線等の原因でＢ
局の入力ＰＣＭ信号が断になると、Ｄ＆１装置３の内部
の位相同期発振回路１８が自走発振する。従って０局の
装置８は、Ｂ局のＤ＆Ｉ装置６の内部クロックに同期す
ること１：なる。又入局の受信ＰＣＭ信号は、Ｂ局のＤ
＆Ｉ装置６（＝同期しているため、ＤＯ８装置１の出力
クロックとの間Ｃ二位相差が生じる。その結果、Ａ局の
装置２が電子交換機の場合、フレームアライナ−回路の
読み出し側と省き込み側の位相がずれてスリップ現象が
起き、或いはＡ局の装置２が端局装置の場合にはデータ
の誤りが起る。
局の入力ＰＣＭ信号が断になると、Ｄ＆１装置３の内部
の位相同期発振回路１８が自走発振する。従って０局の
装置８は、Ｂ局のＤ＆Ｉ装置６の内部クロックに同期す
ること１：なる。又入局の受信ＰＣＭ信号は、Ｂ局のＤ
＆Ｉ装置６（＝同期しているため、ＤＯ８装置１の出力
クロックとの間Ｃ二位相差が生じる。その結果、Ａ局の
装置２が電子交換機の場合、フレームアライナ−回路の
読み出し側と省き込み側の位相がずれてスリップ現象が
起き、或いはＡ局の装置２が端局装置の場合にはデータ
の誤りが起る。
そこで、０局のＤＯ８装置７のタイミングを取っている
クロックを、現用回線のタイミング抽出クロックから予
備回線のタイミング抽出クロックに切り替えることＣ：
より、Ｂ局入力ＰＣＭ信号断の場合でも、Ａ局、Ｂ局、
０局をＡ局のＤＯ８装置１（二同期させることができる
。Ａ局又はＡ局とＢ局間の上り回線１０１に障害が発短
した場合、Ｂ局から０局へＡ Ｉ Ｓ （Ａｌａｒｍ
Ｉｎｄｌｃａｔｉｏｎ Ｓｉｇｎａｌ ）信号を送り出
して障害を知らせる。そこで０局ではＡＩＳ信号を受信
して、クロックの供給を切り替えることにより同期をと
っている。
クロックを、現用回線のタイミング抽出クロックから予
備回線のタイミング抽出クロックに切り替えることＣ：
より、Ｂ局入力ＰＣＭ信号断の場合でも、Ａ局、Ｂ局、
０局をＡ局のＤＯ８装置１（二同期させることができる
。Ａ局又はＡ局とＢ局間の上り回線１０１に障害が発短
した場合、Ｂ局から０局へＡ Ｉ Ｓ （Ａｌａｒｍ
Ｉｎｄｌｃａｔｉｏｎ Ｓｉｇｎａｌ ）信号を送り出
して障害を知らせる。そこで０局ではＡＩＳ信号を受信
して、クロックの供給を切り替えることにより同期をと
っている。
しかし、従来の分岐・挿入装置を含むディジタル同期網
回線において、上り回線１０１に故障が起きた場合、Ｂ
局で挿入された０局に対する通話路が正常である（＝も
かかわらず、全通話路１：、ＡＩＳ信号（ＩＬＩＩ １
）が送出され、Ｂ局からの通話も出来なくなる。
回線において、上り回線１０１に故障が起きた場合、Ｂ
局で挿入された０局に対する通話路が正常である（＝も
かかわらず、全通話路１：、ＡＩＳ信号（ＩＬＩＩ １
）が送出され、Ｂ局からの通話も出来なくなる。
従って本発明の目的は、特別な制御信号ビットを設ける
ことなく、従来のＰＣＭ（ｉ号を便って前述の欠点を解
決し、対局警報制御によるタイミングクロック切替方式
を提供することである。
ことなく、従来のＰＣＭ（ｉ号を便って前述の欠点を解
決し、対局警報制御によるタイミングクロック切替方式
を提供することである。
本発明は、受信ＰＣＭ信号からクロックを抽出するため
のタイミングクロック抽出回路と、受信ＰＣＭ信号から
対局警報を検出する警報検出回路と、警報検出回路の出
力（ｉ号により２系統のタイミングクロック抽出回路の
出力クロックの内の１を選択するクロック選択回路とで
構成されているクロック切替方式である。
のタイミングクロック抽出回路と、受信ＰＣＭ信号から
対局警報を検出する警報検出回路と、警報検出回路の出
力（ｉ号により２系統のタイミングクロック抽出回路の
出力クロックの内の１を選択するクロック選択回路とで
構成されているクロック切替方式である。
以下図面を参照して本発明の詳細な説明する。
なお、第１図および第２図についてのＤ＆Ｉ装置、信号
の流れ、回線のクロック系の説明は前述した通りである
。
の流れ、回線のクロック系の説明は前述した通りである
。
先づ０局のクロック系（二ついて説明する。タイミング
クロック抽出回路９（ＴＡＮＫ）にて現用回線受信ＰＣ
Ｍ信号のクロック成分を取り出す。又タイミングクロッ
ク抽出回路ｌ ５ （ＴＡＮＫ）にて予備回線受信ＰＣ
Ｍ信号のクロック成分を取り出 。
クロック抽出回路９（ＴＡＮＫ）にて現用回線受信ＰＣ
Ｍ信号のクロック成分を取り出す。又タイミングクロッ
ク抽出回路ｌ ５ （ＴＡＮＫ）にて予備回線受信ＰＣ
Ｍ信号のクロック成分を取り出 。
す。取り出されたクロック成分は、クロック選択回路１
１ （ＣＬＫ ５ＥＬ）（二て選択されＤＯ８装置７の
タイミングクロックとして供給される。
１ （ＣＬＫ ５ＥＬ）（二て選択されＤＯ８装置７の
タイミングクロックとして供給される。
若し、現用上り回線１０１の断線等の原因（二よりＢ局
の入力ＰＣＭ信号が断（−なるとＤ＆Ｉ装置６から０局
８弓；障害を知らせる対局警報を送り出す。装置８では
、警報検出回路１０で入力ＰＣＭ信号中の対局警報を検
出し、クロック選択回路１１（ＣＬＫ ＳＥＬ ） （
二制御伯号を送る。クロック選択回路１１では、ＤＯ８
装置７へ供給するクロックを現用回線より抽出したタロ
ツクから予備回線より抽出したクロックへ切り替えが行
われる。
の入力ＰＣＭ信号が断（−なるとＤ＆Ｉ装置６から０局
８弓；障害を知らせる対局警報を送り出す。装置８では
、警報検出回路１０で入力ＰＣＭ信号中の対局警報を検
出し、クロック選択回路１１（ＣＬＫ ＳＥＬ ） （
二制御伯号を送る。クロック選択回路１１では、ＤＯ８
装置７へ供給するクロックを現用回線より抽出したタロ
ツクから予備回線より抽出したクロックへ切り替えが行
われる。
本発明に係る方式によれば、障害情報転送用に特別な信
号ビットを設ける必要がなく、従来の対局警報を切替制
御信号として使用してクロックの切替えを行い、障害発
生時でも第１図に示すような回線を、＠成することがで
きると云う効果が得られる。
号ビットを設ける必要がなく、従来の対局警報を切替制
御信号として使用してクロックの切替えを行い、障害発
生時でも第１図に示すような回線を、＠成することがで
きると云う効果が得られる。
第１図は本発明の回線構成図、第２図は分岐・挿入装置
のブロック図である。 第１図Ｃ二おいて、 １、７ ・・・Ｄ ＣＳ （Ｄｌｇｉｔａｌ Ｃ１ｏａ
ｋ ５ｕｐｐｌｙ ）装置２．８，１２，１４・・・端
局装置又は電子交換機６．１６・・・分岐・挿入装置 ４．６・・・通話路回路（ＣＨ） ５・・・通話路選択回路（ＣＨ８ＥＬ）９．１５・・・
タイミングクロック抽出回路（ＴＡＮＫ） １０．１６・・・警報検出回路（ＡＬＭ ｏｇｒ ）１
１・・・クロック選択回路（ＣＬＫＳＥＬ）１０１・・
・上り回線 １０２・・・下り回線 １７・・・タイミングクロック抽出回路（ＴＡＮＫ）１
８・・・位相同期発振回路（ＰＬＬ）１９・・・分岐／
挿入回路
のブロック図である。 第１図Ｃ二おいて、 １、７ ・・・Ｄ ＣＳ （Ｄｌｇｉｔａｌ Ｃ１ｏａ
ｋ ５ｕｐｐｌｙ ）装置２．８，１２，１４・・・端
局装置又は電子交換機６．１６・・・分岐・挿入装置 ４．６・・・通話路回路（ＣＨ） ５・・・通話路選択回路（ＣＨ８ＥＬ）９．１５・・・
タイミングクロック抽出回路（ＴＡＮＫ） １０．１６・・・警報検出回路（ＡＬＭ ｏｇｒ ）１
１・・・クロック選択回路（ＣＬＫＳＥＬ）１０１・・
・上り回線 １０２・・・下り回線 １７・・・タイミングクロック抽出回路（ＴＡＮＫ）１
８・・・位相同期発振回路（ＰＬＬ）１９・・・分岐／
挿入回路
Claims (1)
- 伝送路からの任意の通話路の高次群ＰＣＭ信号を分岐し
て低次群ＰＣＭ信号に変換する機能と、低次群ＰＣＭ信
号に多重化して伝送路の任意の通話路に挿入する機能を
有する分岐・挿入装置を含むディジタル同期網回線にお
いて、ＰＣＭ信号中の対局警報を切替え制御信号として
使用することを特徴とするディジタルクロック切替方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212112A JPS6190546A (ja) | 1984-10-09 | 1984-10-09 | デイジタルクロツク切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212112A JPS6190546A (ja) | 1984-10-09 | 1984-10-09 | デイジタルクロツク切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190546A true JPS6190546A (ja) | 1986-05-08 |
Family
ID=16617070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212112A Pending JPS6190546A (ja) | 1984-10-09 | 1984-10-09 | デイジタルクロツク切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190546A (ja) |
-
1984
- 1984-10-09 JP JP59212112A patent/JPS6190546A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212578A (en) | Selection of transmission facilities using optical wavelength division multiplexing | |
| JP2564375B2 (ja) | 分岐挿入型多重変換装置 | |
| CA1040761A (en) | Data transmission network with independent frame phase | |
| JPS6190546A (ja) | デイジタルクロツク切替方式 | |
| US5524107A (en) | Multiport multidrop digital system | |
| EP1340330B1 (en) | An arrangement and method for transmitting data over a tdm bus | |
| JP2956795B2 (ja) | ディジタル加入者線伝送端局装置のクロック同期方法 | |
| JP3409234B2 (ja) | アド・ドロップマルチプレクサ装置 | |
| JP2604543B2 (ja) | Ｏｃｕ装置の回線終端部切替方式 | |
| JPH0661986A (ja) | クロック切替方式 | |
| JP3952593B2 (ja) | 回線接続装置 | |
| JP3009901B2 (ja) | Ｉｓｄｎインターフェース方式 | |
| JP2757826B2 (ja) | 回線監視システム | |
| JP2000023258A (ja) | 無線通信システム | |
| JPS59224941A (ja) | デ−タ伝送方式 | |
| JPH08204677A (ja) | 光伝送装置 | |
| JP2693759B2 (ja) | 情報通信システム | |
| JP2833938B2 (ja) | ディジタル回線終端装置 | |
| JPS5816772B2 (ja) | 同期方式 | |
| JPH04220828A (ja) | 障害区間標定方法 | |
| JPH0583222A (ja) | マルチフレーム信号転送方式 | |
| JPS61251244A (ja) | 補助信号伝送回路 | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| JPH01137842A (ja) | クロツク伝送方法 | |
| JPH06152560A (ja) | Ｓｄｈ信号伝送システムにおけるｆ１バイト転送方式 |