JPS6190450A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6190450A
JPS6190450A JP59212972A JP21297284A JPS6190450A JP S6190450 A JPS6190450 A JP S6190450A JP 59212972 A JP59212972 A JP 59212972A JP 21297284 A JP21297284 A JP 21297284A JP S6190450 A JPS6190450 A JP S6190450A
Authority
JP
Japan
Prior art keywords
coated
layer
insulation layer
insulating layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59212972A
Other languages
English (en)
Other versions
JPH0329308B2 (ja
Inventor
Masao Kanazawa
金沢　政男
Yoshimasa Nakagami
中神　好正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59212972A priority Critical patent/JPS6190450A/ja
Publication of JPS6190450A publication Critical patent/JPS6190450A/ja
Publication of JPH0329308B2 publication Critical patent/JPH0329308B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプラスチックモールドによる封止時の、樹脂の
射出による衝撃を緩和する被膜を具えた半導体装置に関
する。
従来大規模集積回路（ＬＳＩ）等半導体装置のパッシベ
ーションのため、気相成長（ＣＶ　Ｄ）法による燐珪酸
ガラス（ＰＳＧ）等無機物の絶縁膜よりなるカバー膜を
基板上に被着する。
このカバー膜は化学的なパッシベーションの作用には有
効であるが、機械的な衝撃や、圧力に対しては余り効果
がない。
特にＬＳＩの封止にプラスチックモールドが使用される
ときは、樹脂射出圧により、基板表面に及ぼされる応力
のために、基板表面に被着されたカバー膜にクランクを
生じ、甚だしい場合は基板が粉々に破砕することがある
。
プラスチックパッケージは量産品種のＬＳＩには多用さ
れているため、これらの欠点に対する対策が要望されて
いる。
〔従来の技術〕
第２図は従来例による保護膜を有するプラスチックモー
ルドＬＳＩの断面図である。
図において、１は半導体チップでステージ３の上にグイ
ボンディングされ、チップ１の周辺に形成されたパッド
（接続端子）　２とリード４とをワイヤ５によりボンデ
ィングする。
つぎに、モールド工程の前に予め、チップの応力吸収、
保護のため柔軟なシリコーン等の樹脂６を滴下してチッ
プを被覆しておく。
その後にモールド工程により樹脂７でパッケージングす
る。
〔発明が解決しようとする問題点〕
プラスチックモールドＬＳＩにおいて、従来例によるチ
ップ上への樹脂の滴下はアセンブリ工程で１個宛行うた
め、精度、生産性の面で問題があった。
〔問題点を解決するための手段〕
上記問題点の解決は、半導体基板上に所定のパ、ターン
を形成した柔軟性を有する有機物絶縁層を被着し、該有
機物絶縁層上に低温成長による無機物絶縁層を被着して
なる本発明による半導体装置により達成される。
特に前記有機物絶縁層がシリコーンゴムよりなり、また
前記無機物絶縁体がプラズマ気相成長による絶縁層より
なる場合は一層有効である。
〔作用〕
従来アセンブリ工程において滴下法によりシリコーンゴ
ム保護膜を形成したのに対して、本発明はウニハエ程に
おいて行う。即ち、シリコーンゴムワニスをウェハ上に
スピン塗布して所定の保護膜パターンを形成し、その上
に低温プロセスのプラズマＣＶＤ膜を被着し同じパター
ンを形成し、この２層によりチップの保護を行う。
柔軟なシリコーンゴムは応力の吸収を図り、プラズマＣ
ＶＤ膜はチップ処理の際のシリコーンゴムの剥離と、ウ
ェハよりチップにグイシングするときに飛び敗る半導体
の破片によりシリコーンゴムに傷がつくのを防止するも
のである。
シリコーンゴムは耐熱性に乏しいので、ＣＶＤ工程は十
分低温で行い、被着する膜は極力薄くし、下層のシリコ
ーンゴムの柔軟性を損なわないようにする。
〔実施例〕
第１図は本発明による保護膜を有するプラスチックモー
ルドＬＳＩの断面図である。
図において、１）はｐ型珪素（Ｓｉ）よりなるチップ、
１２、１３はｎゝ型のソース、ドレイン領域、１４はゲ
ート酸化膜、１５３．１５Ｇ、　１５０は多結晶珪素層
、工６はＰＳＧよりなる眉間絶縁層、１７はアルミニウ
ムよりなる配線層、１８はＰＳＧよりなるカバー膜、１
９は有機物絶縁層としてシリコーンゴム層、２ｏは無機
物絶縁層としてプラズマＣＶＤによる窒化珪素（ｓｔｓ
Ｎ４）層で、チップ１）の周辺におイ”ｉ’５ｉ３Ｎ、
層２０とシリコーンゴム層１９とカバー膜１８が開口さ
れて配線層１７が露出され、ボンディングパソドとして
使用される。
具体的な製造工程の例はっぎの通りである。
まずすべてのウェハ工程を終えた後、即ち裏面の金蒸着
を終えた後、シリコーンゴムワニスをウェハ上にスピン
塗布する。シリコーンゴムワニスは工程短縮のため、感
光性のものを用いた。１００℃で３０分程度のベータを
行った後、所定のパターン（バンドを含むチップ周辺部
を除いて、回路パターンを覆う長方形のパターン）を焼
き付け、ＵＶキュア（紫外線照射）により２００　”ｃ
で２時間程度の熱処理を行って、厚さ約５μｍのシリコ
ーンゴム層９を得る。
つき゛にフ゛ラズマＣＶＤにより厚さ３０００人のＳｉ
２Ｎ４層１０を被着し、此の上にレジストを塗布し、露
光、現像を経てシリコーンゴムＮ９と同じパターンをレ
ジストに形成し、ドライエツチングによりＳｉ３Ｎ４層
１０のパターンを形成する。
この後に、ウェハをチップにスクライブして、アセンブ
リ工程に入る。
実施例では無機物絶縁層としてプラズマＣＶＤによるＳ
ｉ、Ｎ、層を用いたが、これの代わりにプラズマＣＶＤ
による二酸化珪素（ＳｉＯｚ）層等を用いてもよい。
〔発明の効果〕
以上詳細に説明したように本発明によれば、プラスチッ
クモールドＬＳＩにおいて、チップ上の保護膜の形成を
ウェハ工程で行い、多数同時処理ができ生産性が向上し
、またリソグラフィ工程を用いて精度よく形成できる。
以上のように形成した保護膜により、プラスチツクモー
ルド時の樹脂射出による衝撃を緩和してカバー膜にクラ
ックを生じさせない信頼性の高いＬＳＩが得られる。
【図面の簡単な説明】
第１図は本発明による保護膜を有するプラスチックモー
ルドＬＳＩの断面図、 第２図は従来例による保護膜を有するプラスチックモー
ルドＬＳＩの断面図である。 図において、 １はチップ、　　　　２はパッド、 ３はステージ、　　　４はリード、 ５はワイヤ５、　６は滴下された樹脂、７はパッケージ
、 １）はチップ、 １２、１３はソース、ドレイン領域、 １４はゲート酸化膜、 １５３、１５Ｇ、　１５０は多結晶珪素層、１６は眉間
絶縁層、　　１７は配線層、１８はカバー膜、 １９は有機物絶縁層、　２０は無機物絶縁層を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上に所定のパターンを形成した柔軟性
    を有する有機物絶縁層を被着し、該有機物絶縁層上に低
    温成長による無機物絶縁層を被着してなることを特徴と
    する半導体装置。
  2. （２）前記有機物絶縁層がシリコーンゴムよりなること
    を特徴とする特許請求の範囲第１項記載の半導体装置。
  3. （３）前記無機物絶縁体がプラズマ気相成長による絶縁
    層よりなることを特徴とする特許請求の範囲第１項記載
    の半導体装置。
JP59212972A 1984-10-11 1984-10-11 半導体装置 Granted JPS6190450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59212972A JPS6190450A (ja) 1984-10-11 1984-10-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59212972A JPS6190450A (ja) 1984-10-11 1984-10-11 半導体装置

Publications (2)

Publication Number Publication Date
JPS6190450A true JPS6190450A (ja) 1986-05-08
JPH0329308B2 JPH0329308B2 (ja) 1991-04-23

Family

ID=16631344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59212972A Granted JPS6190450A (ja) 1984-10-11 1984-10-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS6190450A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221630A (ja) * 1987-03-10 1988-09-14 Mitsubishi Electric Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056164A (ja) * 1973-09-13 1975-05-16
JPS52104060A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Resin mold type semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056164A (ja) * 1973-09-13 1975-05-16
JPS52104060A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Resin mold type semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221630A (ja) * 1987-03-10 1988-09-14 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH0329308B2 (ja) 1991-04-23

Similar Documents

Publication Publication Date Title
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
US4328262A (en) Method of manufacturing semiconductor devices having photoresist film as a permanent layer
US4172907A (en) Method of protecting bumped semiconductor chips
US11251138B2 (en) Through wafer trench isolation between transistors in an integrated circuit
US9793106B2 (en) Reliability improvement of polymer-based capacitors by moisture barrier
US11107772B2 (en) Semiconductor package and method of manufacturing semiconductor package
KR900001656B1 (ko) 패시베이션필름(passivation film)의 형성방법
JP2022155336A (ja) 検出装置及び検出装置の製造方法
EP0114106A2 (en) Method for manufacturing a semiconductor memory device having a high radiation resistance
JPS6190450A (ja) 半導体装置
US3947952A (en) Method of encapsulating beam lead semiconductor devices
JPH08153833A (ja) 半導体装置の製造方法
JPH02290039A (ja) 半導体装置の測定方法
JP2022149230A (ja) 半導体装置の製造方法
JP2003282614A (ja) 半導体装置及びその製造方法
JPH04323854A (ja) 半導体装置
JP2023149073A (ja) 検知装置、検知装置の製造方法及び検知システムの製造方法
JPH0582679A (ja) 樹脂封止型半導体装置
US7250348B1 (en) Apparatus and method for packaging semiconductor devices using a patterned photo sensitive film to reduce stress buffering
JPS58166748A (ja) 半導体装置
JP2727605B2 (ja) 半導体装置及びその製造方法
JPH07326709A (ja) マルチチップ半導体パッケージ及びその製造方法
JP2022149231A (ja) 半導体装置の製造方法
JPS61224333A (ja) 半導体装置のモ−ルド方法
JPS62256457A (ja) 半導体装置