JPS6190429A - 接合層形成方法 - Google Patents

接合層形成方法

Info

Publication number
JPS6190429A
JPS6190429A JP21215284A JP21215284A JPS6190429A JP S6190429 A JPS6190429 A JP S6190429A JP 21215284 A JP21215284 A JP 21215284A JP 21215284 A JP21215284 A JP 21215284A JP S6190429 A JPS6190429 A JP S6190429A
Authority
JP
Japan
Prior art keywords
ions
implantation
implanted
silicon
shallow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21215284A
Other languages
English (en)
Inventor
Shigeo Onishi
茂夫 大西
Tetsuo Biwa
枇杷 哲夫
Hiroaki Shimizu
宏明 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21215284A priority Critical patent/JPS6190429A/ja
Publication of JPS6190429A publication Critical patent/JPS6190429A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は例えば浅いP+型接合層を形成するための接合
層形成方法に関するものである。
〈発明の技術的背景とその問題点〉 最近、シリコン(Si)のP型接合形成において、電気
炉アニールを用いるより浅い接合形成が期待できるハロ
ゲンランプ等の光照射による短時間ランプアニールの研
究開発が活発に行なわれている。
このランプアニール装置はその一例を第4図に示すよう
に、反射板11タングステンハロゲンランプ2、石英チ
ューブ3を有し、石英チューブ3内のシリコンウェハー
4等に赤外光5を照射してアニール処理を行なうように
構成されている。
このようなランプアニール装置を用いた従来の短時間ア
ニールにおいて、ポロンイオン(B”)をイオン種に用
いた場合、IX I 016ions/ml程度のドー
ズ量を用いても非晶質層が形成されずに熱平衡密度を上
回る過剰空格子点が存在する。そこで置換形不純物拡散
のモデルを考えた場合、欠陥との相互作用によるアニー
ル初期の増速拡散が予想されるが、実際lO秒程度の短
時間アニールでも、この増速拡散によって接合が伸びる
ことが知られている。
また、チャネリング防止のため、チャネル軸から7度近
く傾けてイオン注入を行なう必要があるが、ボロンイオ
ン(B+)の場合ガウス型の分布でなく、テールが存在
する。
このチャネリングを防止するため、シリコン(Si)基
板にシリコンイオン(Si+)を注入してシリコン基板
を非晶質化した後にボロンイオン(B+)を注入し、1
000℃、10秒の短時間アニールを行なうことで、比
較的浅い接合層を形成する試みが行なわれているが、未
だ満足するものが得られていない。
〈発明の目的〉 本発明は上記諸点に鑑みて成されたものであり、シリコ
ンイオン(Si+)注入により連続的な非晶質領域を形
成した後、ボロンイオン(B+)を注入して、固相エピ
タキシャル成長により再結晶化及び不純物の活性化を行
なった場合、増速拡散の防止及び低温での活性化が期待
されることに着目し、シリコンイオン(S”)の注入と
ランプアニールとを組合せることにより、低温短時間で
の活性化及び浅い接合形成を可能とした接合層形成方法
を提供することを目的としている。
〈発明の構成〉 上記目的を達成するため、本発明の接合層形成方法は、
シリコン基板にシリコンイオンを注入して連続的な非晶
質領域を形成し、その後ボロンイオンを注入し、その後
600〜b の低温、短時間のランプアニールを行なって01μm程
度の浅い接合を形成するように構成しており、また本発
明の実施態様によればシリコン基板にシリコンイオンを
多段注入して連続的な非晶質領域を形成するように構成
している。
〈発明の実施例〉 以下、具体的実施例を挙げて本発明の接合層形成方法を
詳細に説明する。
まず、N型シリコン(Si )基板(3〜6Ωc!n)
のウェーハー表面を100OA酸化して5i02膜を形
成し、この酸化膜を通してシリコンイオン(Si+)を
多段注入して、シリコン基板に連続的な非晶質領域を形
成する。
なお、この多段注入条件は次の通りである。
上記の多段注入条件で注入した場合のシリコンイオン(
Si”)の濃度分布の概略を第1図の実線で示している
次に上記の工程によってシリコン基板に形成された連続
的な非晶質領域にボロンイオン(B+)の注入を 注入条件  40keV  、3X1015ions/
cdで行なう。
この条件で注入した場合のボロンイオン(B+)の濃度
分布の概略を第1図の波線で示している。
次に600℃〜1000″Cの温度範囲で10秒間のラ
ンプアニールを例えば第4図に示したランプアニール装
置を用いて行なう。
このアニール処理後のシリコン基板のシート抵抗及び形
成された接合深さのアニール温度に対する関係を測定し
た結果を第2図及び第3図に示している。
このアニール温度とシリコン基板のシート抵抗の関係を
示した第2図から明らかなように、ボロンイオン(B+
)注入の場合、黒丸で示しているように、1000°C
程度のアニール温度で活性化されるのに対して、本発明
によるシリコンイオン(Si+)を注入した後にボロン
イオン(B+)を注入するSi”+B+注入の場合、6
00℃である程度活性化され、700℃程度の低温アニ
ールで充分にボロンイオン(B+)が活性化されている
ことがわかる。
また、アニール温度と形成された接合深さとの関係を示
した第3図から明らかなように、Si+十B+注入の場
合、B+注入に比べて浅い接合層が形成され、特にアニ
ール温度600℃〜l000℃の広い範囲にわたって接
合深さ01μm〜0.2μmの浅い接合が得られており
、特にアニール温度700℃程度において、0.1μm
程度の浅いP+接合層が形成されていることがわかる。
上記の実施例の説明から明らかなように、ボロンイオン
(B+)の注入前にシリコンイオン(S i”)を多段
注入してシリコン基板に連続的な非晶質領域を形成する
ことにより、700°C,IQ秒程度の低温、短時間の
ランプアニールで注入したボロンを充分に活性すること
が出来、0.1μm程度の浅い接合が形成される。
〈発明の効果〉 以上のように本発明によれば、シリコン基板にシリコン
イオンを注入して連続的な非晶質領域を形成し、その後
にボロンイオンを注入することにより、低温短時間のラ
ンプアニールで活性化でき、また01μm程度の浅いP
+接合層を形成することができる。
【図面の簡単な説明】
第1図は本発明にしたがって注入されたS1+イオン及
びB+イオンの濃度分布を示す図、第2図は温度とシー
ト抵抗の関係を示す図、第3図は温度と接合深さの関係
を示す図、第4図は一般的なランプアニール装置の構造
を示す概略図である。 1・・・反射板、2・・・タングステン・ハロゲンラン
プ、3・・・石英ランプ、4・・・シリコンウェハー、
5・・赤外光。 代理人 弁理士 福 士 愛 彦(他2名)第1図 第2図       第3I2I 第40

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板にシリコンイオンを注入して連続的な
    非晶質領域を形成し、 その後、ボロンイオンを注入し、 その後、600〜800℃、10秒程度の低温、短時間
    のランプアニールを行なって、 0.1μm程度の浅い接合を形成して成ることを特徴と
    する接合層形成方法。 2、前記連続的な非晶質領域を形成する工程はシリコン
    基板にシリコンイオンを多段注入する工程であることを
    特徴とする特許請求の範囲第1項記載の接合層形成方法
JP21215284A 1984-10-09 1984-10-09 接合層形成方法 Pending JPS6190429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21215284A JPS6190429A (ja) 1984-10-09 1984-10-09 接合層形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21215284A JPS6190429A (ja) 1984-10-09 1984-10-09 接合層形成方法

Publications (1)

Publication Number Publication Date
JPS6190429A true JPS6190429A (ja) 1986-05-08

Family

ID=16617751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21215284A Pending JPS6190429A (ja) 1984-10-09 1984-10-09 接合層形成方法

Country Status (1)

Country Link
JP (1) JPS6190429A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Screenホールディングス ドーパント導入方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Screenホールディングス ドーパント導入方法

Similar Documents

Publication Publication Date Title
US5940685A (en) Fabrication of UV-sensitive back illuminated CCD image sensors
JPS62130522A (ja) 半導体装置の製造方法
JPS6338859B2 (ja)
JPS6190429A (ja) 接合層形成方法
JPS62104021A (ja) シリコン半導体層の形成方法
JP2810947B2 (ja) 半導体装置の製造方法
JPH02126634A (ja) 半導体装置の製造方法および製造装置
JPS6321825A (ja) 半導体装置の製造方法
JPH0526343B2 (ja)
JPH05206045A (ja) 半導体装置の製造方法
JP2744022B2 (ja) 半導体装置の製造方法
JPS58138068A (ja) 相補型mos半導体装置の製造方法
KR960012288A (ko) 반도체 소자 제조용 웨이퍼 및 그 제작방법
JPH03265131A (ja) 半導体装置の製造方法
JPH0294519A (ja) 半導体装置の製造方法
JPH0458524A (ja) 半導体装置の製造方法
JPS63155720A (ja) 半導体装置の製造方法
JPH04170022A (ja) 埋め込み層の形成方法
JPS59181531A (ja) 拡散領域の形成方法
JPS61187233A (ja) 半導体装置の電極形成方法
JPS6273704A (ja) 半導体装置の製造方法
JPS5891686A (ja) ゲルマニウム半導体装置及びその製造方法
JPS63273317A (ja) 半導体装置の製造方法
JPH04354328A (ja) 半導体装置の製造方法
JPH02301132A (ja) 半導体基板にアルミニウム拡散層を形成する方法