JPS6188620A - 予測符号化回路 - Google Patents
予測符号化回路Info
- Publication number
- JPS6188620A JPS6188620A JP20920084A JP20920084A JPS6188620A JP S6188620 A JPS6188620 A JP S6188620A JP 20920084 A JP20920084 A JP 20920084A JP 20920084 A JP20920084 A JP 20920084A JP S6188620 A JPS6188620 A JP S6188620A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error signal
- quantization
- quantized
- produced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する分野の説明
本発明は、予測符号化回路、特に高速動作の可能な予測
符号化回路に関するものである。
符号化回路に関するものである。
（２）従来の技術の説明
従来、Ｐ １ｔｌｌ Ｒ号化回路として、１′リユ／プ
ル前の局部復号信月を予測値とする前値予測符号化則１
？ｈが知られている。第１は口４、当該従来の萌値予ａ
（］１符号化回路の構成例を示すもので、ｌは人力乾１
子、２１．１遅延回路、３は量子化回路、４し、！符５
３化データ出力端了、５はη、友算器、６心、■加算器
である。
ル前の局部復号信月を予測値とする前値予測符号化則１
？ｈが知られている。第１は口４、当該従来の萌値予ａ
（］１符号化回路の構成例を示すもので、ｌは人力乾１
子、２１．１遅延回路、３は量子化回路、４し、！符５
３化データ出力端了、５はη、友算器、６心、■加算器
である。
入力端子１からのＰ ＣＭ人力標本値ε１１、θν算器
５において遅延回路２で記１ａされている１クイ１、ス
ロワｈ ＋ｊｉ＋の標本値を減算される。そしてその差
分信号が量子化回路３で量子化される。量子化された差
分信閃（Ｊ加算器６におい゛（ｌタイツ、スロワ１−前
の標本値と加算され、この値が次の標本値の符号化のた
めに遅延回路２に送られる。また量子化回路３は量子化
された差分信ＹＪを表ずテークを符号化データ出力端子
４に送出する。
５において遅延回路２で記１ａされている１クイ１、ス
ロワｈ ＋ｊｉ＋の標本値を減算される。そしてその差
分信号が量子化回路３で量子化される。量子化された差
分信閃（Ｊ加算器６におい゛（ｌタイツ、スロワ１−前
の標本値と加算され、この値が次の標本値の符号化のた
めに遅延回路２に送られる。また量子化回路３は量子化
された差分信ＹＪを表ずテークを符号化データ出力端子
４に送出する。
この種の符号化回路においてｉＪ、、 ？！＆’＃−器
５、す子化回路３、加算器６、遅延回路２により）１４
成されるループの総処理時間が１タイＪ・スロワＩ・以
下でなければならない。従って、標本化周波数が高く、
１タイツ、スロットの時間か非常に短い符号化回路の場
合にはこのループの総処理時間が１タイムスロフトを超
えるようになり、入力信号に追随して符号化を実行する
ことが不可能になるという欠点があった。
５、す子化回路３、加算器６、遅延回路２により）１４
成されるループの総処理時間が１タイＪ・スロワＩ・以
下でなければならない。従って、標本化周波数が高く、
１タイツ、スロットの時間か非常に短い符号化回路の場
合にはこのループの総処理時間が１タイムスロフトを超
えるようになり、入力信号に追随して符号化を実行する
ことが不可能になるという欠点があった。
（３）発明の目的
本発明はこの欠点を解決するために、量子化回路の前段
で予測誤差信号の演算を行い、量子化ループ内では量子
化誤差のみをフィードバックすることにより、加算器を
使用せずにループを構成することを特徴とし、その目的
は、符号化回路の高速動作を可能にすることにある。
で予測誤差信号の演算を行い、量子化ループ内では量子
化誤差のみをフィードバックすることにより、加算器を
使用せずにループを構成することを特徴とし、その目的
は、符号化回路の高速動作を可能にすることにある。
（４）発明の構成および作用の説明
第２図は本発明の第１の実施例であって、１は入力端子
、２は遅延回路、４は符号化データ出力端子、５は減算
器、７は量子化データ符号発生回路、８は量子化誤差発
生回路、９は遅延回路、ＩＯは減算器である。入力端子
１から入力された標本値は、減算器５により、遅延回路
２に蓄えられている１タイムスロソ１−前の標本値を減
算され、量子化誤差を含まない予測誤差信号が作られる
。
、２は遅延回路、４は符号化データ出力端子、５は減算
器、７は量子化データ符号発生回路、８は量子化誤差発
生回路、９は遅延回路、ＩＯは減算器である。入力端子
１から入力された標本値は、減算器５により、遅延回路
２に蓄えられている１タイムスロソ１−前の標本値を減
算され、量子化誤差を含まない予測誤差信号が作られる
。
この予測誤差信号から、量子化誤差発生回路８の出力、
すなわち１タイムスロソ］・前の量子化誤差が減算器１
０によって減算され、量子化誤差を含んだ予測誤差信号
が作られる。この信号は遅延回路９に記１ａされる。ご
の遅延回路９の出力は、量子化データ符号発生回路７に
よって量子化・符号化さメ１１、η号化データが符号化
データ出力端子４を介して出力される。また、これと同
時に遅延回Ｉ？に９の出力＆Ｊ量子化誤差発生回路８に
入力され、量子化による誤差信号が作られて減算器１０
ヘフイートバソクされる。
すなわち１タイムスロソ］・前の量子化誤差が減算器１
０によって減算され、量子化誤差を含んだ予測誤差信号
が作られる。この信号は遅延回路９に記１ａされる。ご
の遅延回路９の出力は、量子化データ符号発生回路７に
よって量子化・符号化さメ１１、η号化データが符号化
データ出力端子４を介して出力される。また、これと同
時に遅延回Ｉ？に９の出力＆Ｊ量子化誤差発生回路８に
入力され、量子化による誤差信号が作られて減算器１０
ヘフイートバソクされる。
このように、従来、■タイムスロット前の量子化誤差を
含んだ入力信号の予測値をフィードバックし、人力信号
から減算して、量子化誤差を含んだ予測誤差信号を作っ
ていたのに対して、本実施例では、■タイムスロット前
の量子化誤差信号のみをフィードバックし、量子化誤差
を含まない予測誤差信号から減算して、量子化誤差を含
んだ予測誤差信号を作っている。このような構成になっ
ているために、予測値を作るための加算器が不要になる
ため、その分だけループ全体の総処理時間が短くてすみ
、サンプリング周波数を高くとることが可能となって１
タイムスロフトの時間が短くなった場合にも動作を可能
にすることができる。
含んだ入力信号の予測値をフィードバックし、人力信号
から減算して、量子化誤差を含んだ予測誤差信号を作っ
ていたのに対して、本実施例では、■タイムスロット前
の量子化誤差信号のみをフィードバックし、量子化誤差
を含まない予測誤差信号から減算して、量子化誤差を含
んだ予測誤差信号を作っている。このような構成になっ
ているために、予測値を作るための加算器が不要になる
ため、その分だけループ全体の総処理時間が短くてすみ
、サンプリング周波数を高くとることが可能となって１
タイムスロフトの時間が短くなった場合にも動作を可能
にすることができる。
また、第３図は、さらに高速動作を可能にする第２の実
施例であり、１は入力端子、２は遅延回路、４は符号化
データ出力端子、５は減算器、７は量子化データ符号発
生回路、８は量子化誤差発生回路、９．１１は遅延回路
である。入力端子１から人力された標本値は、減算器５
により、遅延回路２に蓄えられている１タイムスロツト
前の標本値を減算され、量子化誤差を含まない予測誤差
信号が作られる。この信号と１タイムスロツト前の量子
化誤差との両者は、遅延回路９および１１で１タイムス
ロフト遅延されたあと、量子化デー７符号発生回路７へ
入力され、ここで量子化・符号化されて、符号化データ
が符号化データ出力端子４を介して出力される。同時に
、量子化誤差発生回路８では、遅延回路９．１１の出力
を基に量子化誤差信号を発生し、これを遅延回路１１ヘ
フイードバノクする。量子化データ符号発生回路７およ
び量子化誤差発生回路８はたとえばＲＯＭを用いて構成
され、遅延回路９および１１の出力をＲＯＭのアドレス
信号として用いることにより実現可能である。この構成
により、第１の実施例（第２図）の中の減算器１０を省
くことができ、１タイムスロフトの時間がさらに短い場
合にも動作が可能となる。
施例であり、１は入力端子、２は遅延回路、４は符号化
データ出力端子、５は減算器、７は量子化データ符号発
生回路、８は量子化誤差発生回路、９．１１は遅延回路
である。入力端子１から人力された標本値は、減算器５
により、遅延回路２に蓄えられている１タイムスロツト
前の標本値を減算され、量子化誤差を含まない予測誤差
信号が作られる。この信号と１タイムスロツト前の量子
化誤差との両者は、遅延回路９および１１で１タイムス
ロフト遅延されたあと、量子化デー７符号発生回路７へ
入力され、ここで量子化・符号化されて、符号化データ
が符号化データ出力端子４を介して出力される。同時に
、量子化誤差発生回路８では、遅延回路９．１１の出力
を基に量子化誤差信号を発生し、これを遅延回路１１ヘ
フイードバノクする。量子化データ符号発生回路７およ
び量子化誤差発生回路８はたとえばＲＯＭを用いて構成
され、遅延回路９および１１の出力をＲＯＭのアドレス
信号として用いることにより実現可能である。この構成
により、第１の実施例（第２図）の中の減算器１０を省
くことができ、１タイムスロフトの時間がさらに短い場
合にも動作が可能となる。
以−！二の実施例は、前置予測符号化回路について述べ
たものであるが、これらは一般の予測関数を持つ予測符
号化回路の場合にも適用が可能である。
たものであるが、これらは一般の予測関数を持つ予測符
号化回路の場合にも適用が可能である。
（５）効果の説明
以上説明したように、本発明によれば、符号化ループの
回路構成を、このループ内において局部復号信号を構成
することなく、量子化誤差のみをフィードバックする回
路構成にしたため、標本化周波数が高（なって１タイム
スロフトの時間が短くなっても高速動作が可能になると
いう利点がある。
回路構成を、このループ内において局部復号信号を構成
することなく、量子化誤差のみをフィードバックする回
路構成にしたため、標本化周波数が高（なって１タイム
スロフトの時間が短くなっても高速動作が可能になると
いう利点がある。
第１図は従来の前値予測符号化回路、第２図は本発明の
第１の実施例、第３図はさらに高速動作を可能にする第
２の実施例である。 １・・・入力端子、２．９．１１・・・遅延回路、３・
・・量子化回路、４・・・符号化データ出力端子、５．
１０・・・減算器、６・・・加算器、７・・・量子化デ
ータ符号発生回路、８・・・量子化誤差発生回路。
第１の実施例、第３図はさらに高速動作を可能にする第
２の実施例である。 １・・・入力端子、２．９．１１・・・遅延回路、３・
・・量子化回路、４・・・符号化データ出力端子、５．
１０・・・減算器、６・・・加算器、７・・・量子化デ
ータ符号発生回路、８・・・量子化誤差発生回路。
Claims (1)
- ディジタル形式で表現された入力信号に対する予測誤差
値を量子化、符号化伝送する予測符号化回路において、
入力信号系列に対する予測誤差信号系列をつくる手段、
当該手段によってつくられた予測誤差信号の信号系列に
対して量子化済みの過去のサンプルで生じた量子化誤差
をフィードバックして量子化する手段を含むことを特徴
とする予測符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20920084A JPS6188620A (ja) | 1984-10-05 | 1984-10-05 | 予測符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20920084A JPS6188620A (ja) | 1984-10-05 | 1984-10-05 | 予測符号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188620A true JPS6188620A (ja) | 1986-05-06 |
Family
ID=16569007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20920084A Pending JPS6188620A (ja) | 1984-10-05 | 1984-10-05 | 予測符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188620A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961220A (ja) * | 1982-09-01 | 1984-04-07 | ジ−メンス・アクチエンゲゼルシヤフト | デジタルｄｐｃｍコ−ダ |
| JPS5995726A (ja) * | 1982-10-27 | 1984-06-01 | ジ−メンス・アクチエンゲゼルシヤフト | 高速ｄｐｃｍ符号器 |
-
1984
- 1984-10-05 JP JP20920084A patent/JPS6188620A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961220A (ja) * | 1982-09-01 | 1984-04-07 | ジ−メンス・アクチエンゲゼルシヤフト | デジタルｄｐｃｍコ−ダ |
| JPS5995726A (ja) * | 1982-10-27 | 1984-06-01 | ジ−メンス・アクチエンゲゼルシヤフト | 高速ｄｐｃｍ符号器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010027393A1 (en) | Method of and apparatus for processing at least one coded binary audio flux organized into frames | |
| US6970479B2 (en) | Encoding and decoding of a digital signal | |
| EP0848559A3 (en) | Video coding and decoding method and apparatus | |
| JPS6156400A (ja) | 音声処理装置 | |
| TW200920141A (en) | System and method for context-based adaptive binary arithmetic encoding and decoding | |
| WO2011021239A1 (ja) | オーディオ・ストリームを合成する装置、方法及びプログラム | |
| US6108623A (en) | Comfort noise generator, using summed adaptive-gain parallel channels with a Gaussian input, for LPC speech decoding | |
| JPS6188620A (ja) | 予測符号化回路 | |
| JPS5761387A (en) | Encoder between frames | |
| JPS6434087A (en) | Vector quantizer between frames | |
| JPS61159826A (ja) | デイジタル−アナログ変換装置 | |
| JPH0126207B2 (ja) | ||
| JPH01501434A (ja) | 情報搬送シンボルの可逆圧縮方法および装置 | |
| JPS5555682A (en) | Coding unit for television signal | |
| JP2566679B2 (ja) | Ｄｐｃｍ符号化器 | |
| US20050025455A1 (en) | Editing apparatus, bit rate control method, and bit rate control program | |
| JPS5792985A (en) | High-efficiency forecast encoding device | |
| JPH0697759B2 (ja) | デジタル信号の同期化方式 | |
| JP2566208B2 (ja) | テレビジョン信号のｄｐｃｍコ−ド化装置 | |
| JPS61200720A (ja) | 予測符号化装置 | |
| JPS6262634A (ja) | 予測符号化装置および復号装置 | |
| JPS61263383A (ja) | 予測符号化回路 | |
| JPS6251830A (ja) | 並列処理型平面予測回路 | |
| JPH02120896A (ja) | 音声復号化方式とその装置 | |
| JP2888849B2 (ja) | フレーム内予測ｄｐｃｍ符号化回路 |