JP2566679B2 - Ｄｐｃｍ符号化器 - Google Patents
Ｄｐｃｍ符号化器Info
- Publication number
- JP2566679B2 JP2566679B2 JP40760790A JP40760790A JP2566679B2 JP 2566679 B2 JP2566679 B2 JP 2566679B2 JP 40760790 A JP40760790 A JP 40760790A JP 40760790 A JP40760790 A JP 40760790A JP 2566679 B2 JP2566679 B2 JP 2566679B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- clock
- decoded
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、画像デジタル信号や音
声デジタル信号を符号化するＤＰＣＭ符号化器に関する
ものである。
声デジタル信号を符号化するＤＰＣＭ符号化器に関する
ものである。
【０００２】
【従来の技術】画像データや音声データは大量の情報量
を有し、伝送する際には伝送路のコストアップの要因に
つながる。そこで情報量を低減するためにＤＰＣＭ符号
化器がある。
を有し、伝送する際には伝送路のコストアップの要因に
つながる。そこで情報量を低減するためにＤＰＣＭ符号
化器がある。
【０００３】図３は従来のＤＰＣＭ符号化器を示すブロ
ック図である。図３において、301 は信号入力端子、30
2 は減算器、303 は量子化器、304 は予測器、305 は加
算器、306 は信号出力端子である。
ック図である。図３において、301 は信号入力端子、30
2 は減算器、303 は量子化器、304 は予測器、305 は加
算器、306 は信号出力端子である。
【０００４】このように構成されたＤＰＣＭ符号化器に
ついて、以下図３を用いて動作を説明する。信号入力端
子301 より入力された信号は、予測器304 より出力され
た信号で減算器302 において減算され、差分値が量子化
器303 に送出される。量子化器303 はこの差分値により
判断できる量子化値を加算器305 と信号出力端子306 に
それぞれ出力する。加算器305 は量子化器303 より出力
される量子化値と予測器304 より出力される信号を加え
て予測器304 に出力する。新しく信号入力端子301 より
信号が入力されると、予測器304 は加算器305 より送ら
れた信号を信号入力端子301 と加算器305 にそれぞれ出
力する。（たとえば、トリケップス刊「画像伝送におけ
る高能率符号化技術」第４章）。
ついて、以下図３を用いて動作を説明する。信号入力端
子301 より入力された信号は、予測器304 より出力され
た信号で減算器302 において減算され、差分値が量子化
器303 に送出される。量子化器303 はこの差分値により
判断できる量子化値を加算器305 と信号出力端子306 に
それぞれ出力する。加算器305 は量子化器303 より出力
される量子化値と予測器304 より出力される信号を加え
て予測器304 に出力する。新しく信号入力端子301 より
信号が入力されると、予測器304 は加算器305 より送ら
れた信号を信号入力端子301 と加算器305 にそれぞれ出
力する。（たとえば、トリケップス刊「画像伝送におけ
る高能率符号化技術」第４章）。
【０００５】
【発明が解決しようとする課題】予測器304 より出力す
る信号は、新しく入力信号が入力されてくる前に作成さ
れている必要がある。しかしながら、上記のような構成
では、入力信号の入力が高速になると、標本時間内で予
測器304 より出力する信号を作成することが困難にな
る。そのため減算器302 、加算器305 、量子化器303 は
ともに高速なものを使用しなくてはならないという課題
を有していた。
る信号は、新しく入力信号が入力されてくる前に作成さ
れている必要がある。しかしながら、上記のような構成
では、入力信号の入力が高速になると、標本時間内で予
測器304 より出力する信号を作成することが困難にな
る。そのため減算器302 、加算器305 、量子化器303 は
ともに高速なものを使用しなくてはならないという課題
を有していた。
【０００６】本発明は上記課題を解決するもので、あら
かじめ倍になった入力周期時間で、入力されてくる信号
に対してＤＰＣＭ符号化を行えるようにしたＤＰＣＭ符
号化器を提供することを目的とするものである。
かじめ倍になった入力周期時間で、入力されてくる信号
に対してＤＰＣＭ符号化を行えるようにしたＤＰＣＭ符
号化器を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明のＤＰＣＭ符号化器は、信号入力端子より一定
の周期の第１クロックで入力される入力信号から前記入
力信号の予測信号を減算した信号を第１予測誤差信号と
して出力する減算器と、前記第１予測誤差信号を前記第
１クロックの半分の周期の第２クロックでラッチして第
２予測誤差信号として出力する第１Ｄフリップフロップ
と、前記第２予測誤差信号を用いて量子化を行い、前記
量子化より判断される所定の量子化インデックスを信号
出力端子に出力し、前記量子化インデックスから復号さ
れる第１復号誤差信号を出力する量子化器と、前記第２
クロックが前記第１クロックに同期している場合には、
前記入力信号のあらかじめ決められた入力順番で第一番
目に対しては０を、第二番目以降に対しては前記第１復
号誤差信号を第２復号誤差信号として出力し、前記第１
クロックに同期していない場合には、０を第２復号誤差
信号として出力する第２Ｄフリップフロップと、前記入
力信号の入力順番で第一番目に対しては所定の値を、第
二番目以降に対しては加算器から出力される信号を第１
クロックでラッチして復号信号として出力する予測器
と、前記復号信号と前記第２復号誤差信号とで加算を行
い、前記入力信号の予測信号として出力する加算器とを
具備し、前記加算器から出力される予測信号を前記第１
クロックの次の標本時刻の予測信号とすることを特徴と
する。
に本発明のＤＰＣＭ符号化器は、信号入力端子より一定
の周期の第１クロックで入力される入力信号から前記入
力信号の予測信号を減算した信号を第１予測誤差信号と
して出力する減算器と、前記第１予測誤差信号を前記第
１クロックの半分の周期の第２クロックでラッチして第
２予測誤差信号として出力する第１Ｄフリップフロップ
と、前記第２予測誤差信号を用いて量子化を行い、前記
量子化より判断される所定の量子化インデックスを信号
出力端子に出力し、前記量子化インデックスから復号さ
れる第１復号誤差信号を出力する量子化器と、前記第２
クロックが前記第１クロックに同期している場合には、
前記入力信号のあらかじめ決められた入力順番で第一番
目に対しては０を、第二番目以降に対しては前記第１復
号誤差信号を第２復号誤差信号として出力し、前記第１
クロックに同期していない場合には、０を第２復号誤差
信号として出力する第２Ｄフリップフロップと、前記入
力信号の入力順番で第一番目に対しては所定の値を、第
二番目以降に対しては加算器から出力される信号を第１
クロックでラッチして復号信号として出力する予測器
と、前記復号信号と前記第２復号誤差信号とで加算を行
い、前記入力信号の予測信号として出力する加算器とを
具備し、前記加算器から出力される予測信号を前記第１
クロックの次の標本時刻の予測信号とすることを特徴と
する。
【０００８】
【作用】本発明は、上記した構成により、第２Ｄフリッ
プフロップが出力する第２復号誤差信号を量子化器から
の第１復号誤差信号にするか０にするかの制御により、
減算器、加算器が処理する時間と量子化器が処理する時
間を並列化できるようにしている。そのため信号入力が
高速な場合に事前に入力周期時間が倍になって入力され
た信号に対してＤＰＣＭ符号化が行われる。
プフロップが出力する第２復号誤差信号を量子化器から
の第１復号誤差信号にするか０にするかの制御により、
減算器、加算器が処理する時間と量子化器が処理する時
間を並列化できるようにしている。そのため信号入力が
高速な場合に事前に入力周期時間が倍になって入力され
た信号に対してＤＰＣＭ符号化が行われる。
【０００９】
【実施例】以下本発明の一実施例のＤＰＣＭ符号化器に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１０】図１は本発明のＤＰＣＭ符号化器の一実施
例を示すブロック図である。図１において、101 は信号
入力端子、102 は減算器、103 は第１Ｄフリップフロッ
プ、104 は量子化器、105 は第２のＤフリップフロッ
プ、106 は信号出力端子、107 は加算器、108 は予測器
である。
例を示すブロック図である。図１において、101 は信号
入力端子、102 は減算器、103 は第１Ｄフリップフロッ
プ、104 は量子化器、105 は第２のＤフリップフロッ
プ、106 は信号出力端子、107 は加算器、108 は予測器
である。
【００１１】信号入力端子101 より一定の周期の第１ク
ロックで入力された入力信号は、減算器102 で加算器10
7 より出力される予測信号と減算され、第１予測誤差信
号として第１Ｄフリップフロップ103 へ出力される。第
１Ｄフリップフロップ103 は入力された第１予測誤差信
号を第１クロックの半分の同期の第２クロックでラッチ
して第２予測誤差信号として量子化器104 へ出力する。
量子化器104 は入力された第２の予測誤差信号を用いて
量子化を行い、この量子化より判断される所定の量子化
インデックスを信号出力端子106 に出力するとともに、
前記量子化インデックスから復号される第１復号誤差信
号を第２Ｄフリップフロップ105へ出力する。
ロックで入力された入力信号は、減算器102 で加算器10
7 より出力される予測信号と減算され、第１予測誤差信
号として第１Ｄフリップフロップ103 へ出力される。第
１Ｄフリップフロップ103 は入力された第１予測誤差信
号を第１クロックの半分の同期の第２クロックでラッチ
して第２予測誤差信号として量子化器104 へ出力する。
量子化器104 は入力された第２の予測誤差信号を用いて
量子化を行い、この量子化より判断される所定の量子化
インデックスを信号出力端子106 に出力するとともに、
前記量子化インデックスから復号される第１復号誤差信
号を第２Ｄフリップフロップ105へ出力する。
【００１２】第１復号誤差信号が入力された第２のＤフ
リップフロップ105は第２クロックが第１クロックに同
期している場合には、入力信号のあらかじめ決められた
入力順番で第一番目に対しては０を第２復号誤差信号と
して出力し、第二番目以降に対しては第１復号誤差信号
を第２復号信号として出力し、第２クロックが第１クロ
ックに同期していない場合には、０を第２復号誤差信号
として出力する。
リップフロップ105は第２クロックが第１クロックに同
期している場合には、入力信号のあらかじめ決められた
入力順番で第一番目に対しては０を第２復号誤差信号と
して出力し、第二番目以降に対しては第１復号誤差信号
を第２復号信号として出力し、第２クロックが第１クロ
ックに同期していない場合には、０を第２復号誤差信号
として出力する。
【００１３】予測器10はあらかじめ決められた入力信号
の入力順番で第一番目に対しては所定の値を復号信号と
して加算器107 へ出力し、第二番目以降に対しては加算
器107 から出力される予測信号を第１クロックでラッチ
し、復号信号として加算器107 へ出力する。加算器107
は予測器108 からの復号信号と第２Ｄフリップフロップ
105 からの第２復号誤差信号との加算を行い、信号入力
端子101 から入力される信号の予測信号として出力す
る。この予測信号は第１クロックの次の標本時刻の予測
信号として減算器102 で使用され、以下この操作を繰り
返す。
の入力順番で第一番目に対しては所定の値を復号信号と
して加算器107 へ出力し、第二番目以降に対しては加算
器107 から出力される予測信号を第１クロックでラッチ
し、復号信号として加算器107 へ出力する。加算器107
は予測器108 からの復号信号と第２Ｄフリップフロップ
105 からの第２復号誤差信号との加算を行い、信号入力
端子101 から入力される信号の予測信号として出力す
る。この予測信号は第１クロックの次の標本時刻の予測
信号として減算器102 で使用され、以下この操作を繰り
返す。
【００１４】ここで、予測器108 があらかじめ決められ
た入力信号の入力順番で第一番目に対して出力する復号
信号の所定の値は、たとえば入力信号のとりうる最大値
と最小値の平均値であるように構成されている。
た入力信号の入力順番で第一番目に対して出力する復号
信号の所定の値は、たとえば入力信号のとりうる最大値
と最小値の平均値であるように構成されている。
【００１５】このように構成されたＤＰＣＭ符号化器に
ついて、以下図１、図２を用いて具体的にその動作を説
明する。図２はＤＰＣＭ符号化器内部のタイミングチャ
ートである。入力信号は振幅値が６bit の信号が入力さ
れることとする。信号入力端子101 より10MHz の第１ク
ロックの立ち上がりで第一番目の信号として図２のよう
に10が入力されたとする。すると、10MHz の第１クロッ
クの立ち上がりに同期して立ち上がる20MHz の第２クロ
ックの立ち上がりで第２Ｄフリップフロップ105 からは
０を、予測器108 からは16を出力する。加算器107 は０
と16を加えて16を予測信号として出力する。減算器102
は入力信号値10から予測信号値16を減算して、第１予測
誤差信号として−６を出力する。第１Ｄフリップフロッ
プ103 は第１予測誤差信号の−６をラッチしておき、20
MHz の第２クロックの次の立ち上がりで第２予測誤差信
号として−６を出力する。
ついて、以下図１、図２を用いて具体的にその動作を説
明する。図２はＤＰＣＭ符号化器内部のタイミングチャ
ートである。入力信号は振幅値が６bit の信号が入力さ
れることとする。信号入力端子101 より10MHz の第１ク
ロックの立ち上がりで第一番目の信号として図２のよう
に10が入力されたとする。すると、10MHz の第１クロッ
クの立ち上がりに同期して立ち上がる20MHz の第２クロ
ックの立ち上がりで第２Ｄフリップフロップ105 からは
０を、予測器108 からは16を出力する。加算器107 は０
と16を加えて16を予測信号として出力する。減算器102
は入力信号値10から予測信号値16を減算して、第１予測
誤差信号として−６を出力する。第１Ｄフリップフロッ
プ103 は第１予測誤差信号の−６をラッチしておき、20
MHz の第２クロックの次の立ち上がりで第２予測誤差信
号として−６を出力する。
【００１６】表１は、量子化器104が出力する量子化イ
ンデックスとそのインデックスから復号されるべき第１
復号誤差信号に関する表である。
ンデックスとそのインデックスから復号されるべき第１
復号誤差信号に関する表である。
【００１７】
【表１】
【００１８】量子化器104 は、第２予測誤差信号値−６
を受け取ると、表１により量子化インデックス値として
３を信号出力端子106 に送出し、第１復号誤差信号とし
て−４を第２Ｄフリップフロップ105 に送出する。第２
Ｄフリップフロップ105 は、第１復号誤差信号を受け取
ると一旦ラッチしておく。そして、第２クロックの次の
立ち上がりで送られてきた−４を第２復号誤差信号とし
て加算器107 に送出する。予測器108 には、加算器107
からの予測信号である16がラッチされており、第１クロ
ックの立ち上がりで復号信号として16を加算器17に送出
する。加算器107 は、第２復号誤差信号である−４と復
号信号の16とで加算を行い、予測信号として12を減算器
102 に送出する。そして減算器102 は、次の第１クロッ
クの立ち上がりで入力されてくる入力信号14から予測信
号値12を減算して新たな第１予測誤差信号として２を第
１Ｄフリップフロップ103 に送出する。予測器103 は次
の第２クロックの立ち上がりで前記予測信号値12をラッ
チする。同時に第２フリップフロップ105 はこのときの
第２クロックの立上がり（第１クロックと同期していな
い）で０を出力し、加算器107 の出力としては、この第
２クロックの立ち上がり前と同じ予測信号12が持続して
出力されることになる。以下図２のように同様の動作が
繰り返される。
を受け取ると、表１により量子化インデックス値として
３を信号出力端子106 に送出し、第１復号誤差信号とし
て−４を第２Ｄフリップフロップ105 に送出する。第２
Ｄフリップフロップ105 は、第１復号誤差信号を受け取
ると一旦ラッチしておく。そして、第２クロックの次の
立ち上がりで送られてきた−４を第２復号誤差信号とし
て加算器107 に送出する。予測器108 には、加算器107
からの予測信号である16がラッチされており、第１クロ
ックの立ち上がりで復号信号として16を加算器17に送出
する。加算器107 は、第２復号誤差信号である−４と復
号信号の16とで加算を行い、予測信号として12を減算器
102 に送出する。そして減算器102 は、次の第１クロッ
クの立ち上がりで入力されてくる入力信号14から予測信
号値12を減算して新たな第１予測誤差信号として２を第
１Ｄフリップフロップ103 に送出する。予測器103 は次
の第２クロックの立ち上がりで前記予測信号値12をラッ
チする。同時に第２フリップフロップ105 はこのときの
第２クロックの立上がり（第１クロックと同期していな
い）で０を出力し、加算器107 の出力としては、この第
２クロックの立ち上がり前と同じ予測信号12が持続して
出力されることになる。以下図２のように同様の動作が
繰り返される。
【００１９】このように、第２Ｄフリップフロップ105
が出力する第２復号誤差信号を、量子化器104 からの第
１復号誤差信号にするか、あるいは０にするかの制御を
することにより、減算器102 、加算器107が処理する時
間と量子化器104 が処理する時間を並列化でき、そのた
め、信号入力が高速な場合に事前に入力周期時間が倍に
なって、入力された信号に対するＤＣＰＭ符号化が可能
となる。
が出力する第２復号誤差信号を、量子化器104 からの第
１復号誤差信号にするか、あるいは０にするかの制御を
することにより、減算器102 、加算器107が処理する時
間と量子化器104 が処理する時間を並列化でき、そのた
め、信号入力が高速な場合に事前に入力周期時間が倍に
なって、入力された信号に対するＤＣＰＭ符号化が可能
となる。
【００２０】なお、入力信号は振幅値が６bit の信号が
入力されることとし、第１クロックとして10MHz を、第
２クロックとして20MHz とし、表１のように第２予測誤
差信号と、量子化インデックスと、第１復号誤差信号と
の関係を規定し、予測器が信号入力端子より第一番目に
入力された入力信号の復号信号として、入力信号のとり
うる最大値と最小値の平均値を出力するように設定され
ているが、これにのみ限定されるのではない。
入力されることとし、第１クロックとして10MHz を、第
２クロックとして20MHz とし、表１のように第２予測誤
差信号と、量子化インデックスと、第１復号誤差信号と
の関係を規定し、予測器が信号入力端子より第一番目に
入力された入力信号の復号信号として、入力信号のとり
うる最大値と最小値の平均値を出力するように設定され
ているが、これにのみ限定されるのではない。
【００２１】
【発明の効果】以上のように本発明によれば、第２Ｄフ
リップフロップが出力する第２誤差信号を操作すること
により、減算器、加算器が処理する時間と量子化器が処
理する時間を並列化できるようにしており、そのため減
算器、加算器、量子化器の各々を高速なものを使わなく
てもよいようにできる。
リップフロップが出力する第２誤差信号を操作すること
により、減算器、加算器が処理する時間と量子化器が処
理する時間を並列化できるようにしており、そのため減
算器、加算器、量子化器の各々を高速なものを使わなく
てもよいようにできる。
【図１】本発明の一実施例によるＤＰＣＭ符号化器の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１におけるＤＰＣＭ符号化器のタイミングチ
ャート図である。
ャート図である。
【図３】従来のＤＰＣＭ符号化器の構成を示すブロック
図である。
図である。
102 減算器 103 第１Ｄフリップフロップ 104 量子化器 105 第２Ｄフリップフロップ 107 加算器 108 予測器
Claims (2)
- 【請求項１】 信号入力端子より一定の周期の第１クロ
ックで入力される入力信号から前記入力信号の予測信号
を減算した信号を第１予測誤差信号として出力する減算
器と、前記第１予測誤差信号を前記第１クロックの半分
の周期の第２クロックでラッチして第２予測誤差信号と
して出力する第１Ｄフリップフロップと、前記第２予測
誤差信号を用いて量子化を行い、前記量子化より判断さ
れる所定の量子化インデックスを信号出力端子に出力
し、前記量子化インデックスから復号される第１復号誤
差信号を出力する量子化器と、前記第２クロックが前記
第１クロックに同期している場合には、前記入力信号の
あらかじめ決められた入力順番で第一番目に対しては０
を、第二番目以降に対しては前記第１復号誤差信号を第
２復号誤差信号として出力し、前記第１クロックに同期
していない場合には、０を第２復号誤差信号として出力
する第２Ｄフリップフロップと、前記入力信号の入力順
番で第一番目に対しては所定の値を、第二番目以降に対
しては加算器から出力される信号を第１クロックでラッ
チして復号信号として出力する予測器と、前記復号信号
と前記第２復号誤差信号とで加算を行い、前記入力信号
の予測信号として出力する加算器とを具備し、前記加算
器から出力される予測信号を前記第１クロックの次の標
本時刻の予測信号とすることを特徴とするＤＰＣＭ符号
化器。 - 【請求項２】 予測器が出力する請求項１記載の入力信
号の第一番目の復号信号が入力信号のとりうる最大値と
最小値の平均値であることを特徴とする請求項１記載の
ＤＰＣＭ符号化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40760790A JP2566679B2 (ja) | 1990-12-27 | 1990-12-27 | Ｄｐｃｍ符号化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40760790A JP2566679B2 (ja) | 1990-12-27 | 1990-12-27 | Ｄｐｃｍ符号化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225694A JPH04225694A (ja) | 1992-08-14 |
| JP2566679B2 true JP2566679B2 (ja) | 1996-12-25 |
Family
ID=18517176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40760790A Expired - Fee Related JP2566679B2 (ja) | 1990-12-27 | 1990-12-27 | Ｄｐｃｍ符号化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2566679B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011114504A1 (ja) | 2010-03-19 | 2011-09-22 | 株式会社 東芝 | 符号化装置 |
-
1990
- 1990-12-27 JP JP40760790A patent/JP2566679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04225694A (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360840A (en) | Real time data compression/decompression scheme for facsimile transmission system | |
| CA1064618A (en) | Compression of gray scale imagery to less than one bit per picture element | |
| JP2754741B2 (ja) | 符号化装置 | |
| EP0369682A2 (en) | Efficient coding method and its decoding method | |
| KR102708379B1 (ko) | 코딩된 픽처 버퍼를 사용한 비디오 코딩 | |
| JP3659366B2 (ja) | 階層符号化装置 | |
| JP2566679B2 (ja) | Ｄｐｃｍ符号化器 | |
| US5285520A (en) | Predictive coding apparatus | |
| US4905002A (en) | Delta modulation encoder/decoder method and system | |
| JP2008311803A (ja) | 算術復号方法、算術復号装置及び算術復号プログラム | |
| US5166958A (en) | Coding apparatus with low-frequency and DC suppression | |
| US4199722A (en) | Tri-state delta modulator | |
| JP2797411B2 (ja) | 符号化装置 | |
| JPH04369123A (ja) | Ｄｐｃｍ符号化器 | |
| JP2561854B2 (ja) | 符号化装置 | |
| JPS6251830A (ja) | 並列処理型平面予測回路 | |
| KR100204469B1 (ko) | 코너데이타를 이용한 영상 부호기 | |
| JPS63209236A (ja) | 適応量子化器 | |
| JP2592247B2 (ja) | デルタ変調エンコーダ | |
| JP2547479B2 (ja) | 画像符号化制御システム | |
| JPH06284096A (ja) | 予測符号化装置および予測復号化装置 | |
| JPS62193382A (ja) | 画像信号符号化復号化方式とその装置 | |
| JP2679164B2 (ja) | 符号化装置と復号化装置 | |
| JP2888849B2 (ja) | フレーム内予測ｄｐｃｍ符号化回路 | |
| JPS63146677A (ja) | 映像信号の予測符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |