JPS61200720A - 予測符号化装置 - Google Patents

予測符号化装置

Info

Publication number
JPS61200720A
JPS61200720A JP4050785A JP4050785A JPS61200720A JP S61200720 A JPS61200720 A JP S61200720A JP 4050785 A JP4050785 A JP 4050785A JP 4050785 A JP4050785 A JP 4050785A JP S61200720 A JPS61200720 A JP S61200720A
Authority
JP
Japan
Prior art keywords
signal
input
terminal
output
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4050785A
Other languages
English (en)
Other versions
JPH07105723B2 (ja
Inventor
Makoto Nakamura
誠 中村
Hideo Suzuki
秀夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60040507A priority Critical patent/JPH07105723B2/ja
Priority to US06/833,252 priority patent/US4686512A/en
Priority to EP86301464A priority patent/EP0193409B1/en
Priority to DE8686301464T priority patent/DE3682296D1/de
Priority to EP90122720A priority patent/EP0429092B1/en
Priority to DE3650163T priority patent/DE3650163T2/de
Publication of JPS61200720A publication Critical patent/JPS61200720A/ja
Priority to US07/050,563 priority patent/US4754258A/en
Publication of JPH07105723B2 publication Critical patent/JPH07105723B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、例えば適応差分PCM (ADPCM)方式
等、信号の高能率符号化方式に適用される予測符号化装
置に関する。
〔発明の技術的背景とその問題点〕
例えばディジタル電話システム等では、信号の高能率伝
送を目的としてADPCMに代表される予測符号化方式
を採用する。この予測符号化方式を利用したシステムは
、信号を高能率なディジタル信号に変換して伝送し、受
信側で元の信号に復元するもので、送信側に予測符号化
器を、また受信側に予測復号化器をそれぞれ備えて構成
される。
予測符号化器は通常、第6図に示すように構成されてい
る。すなわち、端子1から入力された例えば線形PCM
信号で表現された離散的な入力信号3iは、減算器2に
よって予測フィルり3力翫ら発生される予測信号3fと
の差を取られ、誤差イ言号eとして量子化器4に供給さ
れる。量子化器4は、誤差信号eを予め定められた適当
なビット数に母子化して予測符号化信号DOを得、出力
端子5を介して上記予測符号化信号Doを伝送路に出力
する。この予測符号化信号DOは、また逆量子化器6に
て局部復号され、さらに加算器7で予測フィルタ3から
出力される予測信号S「と加算されて復号化され、上記
予測フィルタ3に新たな標本値として供給される。予測
フィルタ3は、例えばタップ付遅延線で構成され、入力
された過去の標本値から予測信号Srを生成して上記の
減算器2および加算器7に出力する。
一方、予測復号器は、第7図に示すように構成されてい
る。すなわち、伝送路を介して端子11から入力された
予測符号化信号Diは、逆量子化器12で逆量子化され
、局部復号信号e′となって加算器13に入力される。
そして、上記極部復号信号e′は、加算器13で予測フ
ィルタ14からの予測信号Sf’ と加算され、復号信
号SOとして出力端子15から出力される。復号信号S
Oは、予測フィルタ14の入力信号として予測フィルタ
14にフィードバックされる。
ところで、上記の構成から明らかなように、符号化器は
復号化器の機能をその一部として含む。
したがって、従来、モード設定信号に基づいて予測符号
器あるいは予測復号器のいずれか一方として働く小形か
つ汎用性の高い予測符号化装置を提供するべく、上記モ
ード設定信号によって減算器若しくは逆量子化器に入力
信号を選択的に導くスイッチと、上記モード設定信号に
よって量子化器若しくは加算器からの出力を選択的に取
出すスイッチとを設けた予測符号化装置が提案されてい
る。
ところが、このような従来の予測符号化装置は、モード
指定によって符号化器若しくは復号化器のいずれか一方
にしか使用することができない。このため、例えば端末
機のように入力された予測符号化信号を復号化すると同
時に、送信する信号を予測符号化信号に符号化しなけれ
ばならない用途には使用できず、結局2つのLSIを必
要とするという欠点があった。また、多重化して入力さ
れたNチャネルのPCM信号を一度に予測符号化信号に
変換するトランスコーダでは、N抽の符号化器あるいは
復号化器が必要であるが、この場合、従来の集積化され
た予測符号化信号置では、いずれか一方の機能しか使用
できないことからN個のLS”Iを必要としなければな
らなかった。
また、符号化器と復号化器とをそれぞれ独立に同一のチ
ップに集積することも考えられるが、トランスコーダに
用いる場合には、Nチャネルの信号の変換は、全てのチ
ャネルが符号化か復号化のいずれか一方に統一されて使
用されるので、ただ単に符号化器と復号化器とを1つの
チップに集積したとしても、符号化器若しくは復号化器
としてのいずれか一方の機能を全く使用されない状態に
置かれるという無駄を生じ、やはりN個の予測符号化装
置を必要とするという欠点があった。
また、このように符号化器と復号化器とをそれぞれ独立
に同一のチップに集積すると、チップ面積が符号化器単
体、復号上器単体あるいは符号化器と復号化器とを外部
信号にて切換える従来の符号化装置のいずれと比較して
も1.7〜2倍程度必要となり、LSIの歩留り低下、
チップを実装する外囲器の大形化を招く等の欠点があっ
た。
〔発明の目的〕
本発明は、上記の点に鑑みなされたもので、その目的と
するところは、チップサイズの大形化を招くことなしに
、種々の使用目的に柔軟に適用でき、適用装置の小形化
および簡素化に寄与し得る予測符号化装置を提供するこ
とにある。
〔発明の概要〕
本発明は、入力信号と予測信号との差信号を出力する減
算手段と、この減算手段の出力を量子化して予測符号化
信号を得る量子化手段と、この量子化手段で得られた予
測符号化信号を局部復号する逆量子化手段と、この逆量
子化手段からの局部復号信号に基づいて前記予測信号を
生成する予測フィルタとを備え、かつ前記入力信号を前
記減算手段に導き前記量子化手段から出力を取出へ第1
のモードと、前記入力信号を前記逆量子化手段に入力し
前記予測フィルタに入力される信号を取出す第2のモー
ドとを、予め与えられたモード切換信号によって選択的
に切換え可能にした予測符号化装置において、複数の前
記入力信号を入力切換手段を切換えることによって時分
割で入力させるとともに、前記入力切換手段を介して入
力された複数の入力信号の各々について前記2つのモー
ドを設定可能にしたことを特徴としている。
〔発明の効果〕
本発明によれば、入力切換手段によって複数の入力信号
を時分割で入力させるようにし、さらに入力される複数
の信号のそれぞれに対してモード設定を行なうことがで
きるので、例えば特定のタイミングでは符号化器として
動作をさせ、他のタイミングでは復号化器として動作を
させれば、特定の信号に対しては符号化器として機能し
、他の信号に対しては復号化器として機能する。また全
てのタイミングで符号化器若しくは復号化器として動作
をさせることにより、全ての信号に対して符号化器若し
くは復号化器として機能する。すなわちこの発明によれ
ば、モード設定の仕方によって、N個の入力信号に対し
て、N個の符号化器やN個の復号化器として動作をさせ
ることも、またM個の符号化器およびN−M個の復号化
器を実質的に同時に動作をさせることも可能である。こ
のため、例えば端末機に用いる場合には符号化器と復号
化器とを同時に機能させることができ、また、トランス
コーダに適用する場合には、全てを符号化器または復号
化器として機能させることによって少ない素子数で多数
の信号処理を行なうことが可能になる。
しかも、この発明によれば、基本的には符号化器単体の
構成に加え、時分割で入力された複数の入力信号のタイ
ミングに合わせてスイッチングを行なう手段を単に付加
するだけであるので、回路構成の複雑化を招くことがな
い。したがってチップサイズの小形化を維持することが
できる。
(発明の実施例〕 以下、図面に示す実施例に基づいて本発明の詳細につい
て説明する。
第1図は本実施例に係る音声符号化装置の構成を示すブ
ロック図である。
すなわち、この音声符号化装置20は、2つの入力端子
21.22と、2つの出力端子23.24と、2つのモ
ード設定端子25.26と、クロック入力端子27とを
備え、1チツプに集積化されたものとなっている。
第1の入力端子21からの信号は、入力切換スイッチ3
1の第1の端子A、同共通端子Cを介して減算器32の
第1の入力端子に導入され、また第2の入力端子22か
らの信号は、入力切換スイッチ31の第2の端子B、同
共通端子Cを介して減算器32の第1の入力端子に導入
される。減算器32は、入力信号と後述する予測信号と
の誤差信号を出力するものであり、その出力信号は量子
化器30に導入される。量子化器30は、減算器32か
ら供給される離散的アナログ信号を予め定められたビッ
ト数に量子化して予測符号化信号を得るものである。量
子化器30からの出力信号は、モード切換スイッチ33
゜34のそれぞれ第1の端子A、同共通端子Cを介して
第1および第2の出力端子23.24から出力される。
また、上記量子化器30からの出力信号はモード切換ス
イッチ35.36の各第1の端子A、同共通端子Cおよ
び入力切換スイッチ37の第1.第2の端子A、B、同
共通端子Cを介して逆量子化器38に導入される。また
、この逆量子化器38へは、第1および第2の入力端子
21.22からモード切換スイッチ35.36の各第2
の端子Bおよび入力切換スイッチ37を介して信号が導
入される。逆量子化器38は、入力された量子化信号を
局部復号化して出力するものである。逆量子化器38の
出力は、加算器39の第1の入力端に導入される。加算
器39の出力は、一方においては予測フィルタ40に導
入され、他方においてはモード切換スイッチ33.34
の第2の端子B、同共通端子Cを介して第1および第2
の出力端子23.24から出力される。予測フィルタ4
0は、第1の入力信号用および第2の入力信号用に2つ
のフィルタを備えたものであり、これら各フィルタを適
宜選択して使用する。各フィルタは、例えばタップ付遅
延線で構成され、過去の標本化値から今回入力される信
号を予測し、予測信号を出力するものである。予測フィ
ルタ40からの予測信号は、減算器32の第2の入力端
子および加算器39の第2の入力端子にそれぞれ所定の
タイミングでフィードバックされている。
一方クロック入力端子21から導入されるクロック信号
CKは、制御信号発生回路41に導かれる。
この制御発生回路41は、上記クロック信号を所定段分
周して、本装置の動作の基準となる基準クロックFCK
を生成するとともに、入力切換スイッチ31を切換える
ためのスイッチ制御信号5WC1および入力切換スイッ
チ37を切換えるためのスイッチ制御信号5WC2をそ
れぞれ生成するものである。スイッチ制御信号5WC1
は入力切換スイッチ31の切換え制御を行ない、また、
スイッチ制御信号5WC2は入力切換スイッチ37の切
換え制御を行なう。各入力切換スイッチ31.37は、
スイッチ制御信号5WCI 、5WC2がそれぞれ”H
11レベルの時に第1の端子Aを選択し、同“L II
レベルの時に第2の端子Bを選択する。また基準クロッ
ク信号FCKは、前記減算器32.量子化器30、逆量
子化器38、加算器39および予測フィルタ40にそれ
ぞれ供給されている。これらの回路は、上記基準クロッ
クFCKに同期して演算結果を出力する。
モード切換スイッチ33.35は、モード設定端子25
から与えられるモード設定データ[)clが“H”レベ
ルである場合には、それぞれの共通端子Cと第1の端子
Aとを接続し、またモード設定データ[)clが゛L′
ルベルである場合には、共通端子Cを第2の端子Bと接
続する。また、モード切換スイッチ34.36は、モー
ド設定端子26から与えられるモード設定データ[)C
2が°“H”レベルである場合には、それぞれの共通端
子Cと第1の端子Aとを接続し、またモード設定データ
Dc2が°゛L″L″レベル場合には、共通端子Cを第
2の端子Bと接続する。
この結果、この音声符号化装置は、第1のモード設定端
子25を“H”レベルに設定することにより、第1の入
力端子21から入力された信号に対して符号化器として
機能し、予測符号信号を第1の出力端子に出力し、第1
のモード設定端子25を“L″レベル設定することによ
り、第1の入力端子から入力される信号に対して復号化
器として機能し、復号化信号を第1の出力端子23に出
力する。また、第2のモード設定端子26についても上
記第1のモード設定端子25と全く同様に動作を規定す
る。
次にこのように構成された本実施例に係る音声符号化装
置の作用について説明する。
まず始めに第2図および第3図に基づいて、モード設定
データ[)at、 [)c2を共に“HT9に設定した
場合、すなわちこの音声符号化装置20を2つの符号化
器として使用した場合について説明する。
この場合の接続関係は、第2図に示される。モード切換
スイッチ33〜36の共通端子Cは、全て第1の端子A
に接続される。したがって入力信号3i1.3i2は、
それぞれ減算器31に導かれ、量子化器30の出力が第
1および第2の出力端子23.24から出力される。
この装置の1サイクルは、5つの基準クロック信号FC
Kによって構成される。入力切換スイッチ31は、T1
期間のみ第1の端子21から導入される第1の入力信号
3i1を減算器31の一方の入力端に導き、他の期間は
第2の端子22から入力される第2の入力信号3i2を
減算器32の上記入力端に導く。また、入力切換スイッ
チ31は、T3期間のみモード切換スイッチ35を介し
て導入される信号を逆量子化器38に導き、他の期間は
モード切換スイッチ36を介して入力される信号を逆量
子化器38に導く。
第1の入力端子21にi区間に入力された第1の入力信
号Silは、T1期間の時、入力切換スイン 。
チ31を介して減算器32に導かれ、この期間T1に予
測フィルタ40から出力されている第1の予測信号3f
lを減算される。減算器32は、FCKに同期してこの
誤差信号e1をT2期間に量子化器30に出力する。量
子化器30は、この誤差信号e1を量子化して予測符号
化信号[)olを生成し、T3期間の時にFCKに同期
してこの信号Qo1をモード設定スイッチ33.34を
介して第1および第2の出力端子23.24に出力する
。このT3期間では入力切換スイッチ37が第1の端子
Aに接続されるので、上記予測符号化信号D01は、モ
ード切換スイッチ35、入力切換スイッチ37を介して
逆量子化器38に導入される。逆量子化器38は、上記
信号D01を局部復号し、T4期間に加算器39に局部
復号化信号e1’を出力する。加算器39は、上記局部
復号化信号e1′と、予測フィルタ40からT4期間に
出力される第1の予測信号Sflとを加算して復号化信
号S01を生成する。この信号S01は、T5期間にF
CKに同期して予測フィルタ40に入力される。
予測フィルタ40は、入力された新たな標本値を記憶す
るとともに、この信号を元に次のサンプリング区間i+
1の予測信号を生成し、この予測信号を区間i+1のT
I 、74期間に減算器32.加算器39にそれぞれ出
力する。かくしてi区間における第1の入力信号Sfl
に対する一連の処理が終了する。
一方、第2の入力端子22にi区間に入力された第2の
入力信号Si2についての信号処理は、第1の入力信号
3i1の信号処理と丁度FCKI周期分だけ遅れて行わ
れる。予測フィルタ40は、第1の入力信号3i1と第
2の入力信号Si2の各々に対し独立に働かなくてはな
らないため、加算器39からT5期間に出力される第1
の局部復号信号e1’とT2期間に出力される第2の局
部復号化信号e2’ とを各々のフィルタに別々に記憶
し、それぞれの予測信号を生成する。第2の予測信号は
、第3図に示すようにT2期間とT5期間に出力される
。この結果、予測符号化された第2の出力信号Do2は
、第1の出力信号[)01よりも1周期分だけ遅れてT
4期間に第1および第2の出力端子24から出力される
ことになる。
したがって、これら各端子23.24からT3期間の出
力を取出せば、第1の予測符号化信号Do1が得られ、
T4期間の出力を取出せは、第2の予測符号化信号[)
o2が得られる。
次に、第1のモード設定端子25および第2のモード設
定端子26を共に“L”レベルに設定し、2つの復号化
器として使用する場合について、第4図および第5図に
基づいて説明する。
この場合の接続関係は第4図に示される。すなわち、モ
ード切換スイッチ33〜36の共通端子Cは全て第2の
端子Bに接続され、減算器32、童子化器30は使用さ
れない。
第1の端子21およびモード設定スイッチ35を介して
入力切換スイッチ37の第1の端子Aに導ひかれた第1
の予測符号化信号Dilは、T3期間に逆量子化器38
に入力される。逆量子化器38で局部復号された信号e
1′は、T4期間に加算器39に出力され、予測フィル
タ40からの予測信号Sf1と加算される。得られた予
測復号化信号SO1は、FCKに同期してT5期間にモ
ード設定スイッチ33、34を介して第1および第2の
端子23.24に出力されるとともに、予測フィルタ4
0の新たな標本値として予測フィルタ40に入力される
。予測フィルタ40は、やはりT1期間とT4期間に第
1の予測信号Sf1を出力するが、T1期間に出力され
る信号は、この場合には特に利用されない。このように
して第1の予測符号化信号Di1の復号化が行われる。
一方、第2の入力端子22から入力される第2の予測符
号化信号Di2は、上記第1の予測符号化信号Di1よ
りも1 FCKパルス分だけ遅れて逆量子化器38に導
入され、以後箱1の予測符号化信号Di1と全く同様な
手順で復号化され、次の区間のT1期間に第1および第
2の出力端子23.24から第2の復号化信号So2と
して出力される。
したがって、これら各端子23.24からT5期間の出
力を取出せば、第1の予測復号化信号801が得られ、
T1期間の出力を取出せは、第2の予測復号化信号So
2が得られる。
以上の説明から明らかなように、第1の入力端子21か
ら入力される信号と第2の入力端子22から入力される
信号とは、全く独立に処理されるので、第1のモード設
定端子25を“Hパに、また第2のモード設定端子26
を”L”に設定した場合には、第1の入力端子21に受
入れた信号に対しては符号化器として、また第2の入力
端子22に受入れた信号に対しては復号化器として機能
させることができる。この場合には、T3期間とT1期
間とて出力信号をサンプリングすれば良い。
また、第1のモード設定端子25をll L 11に、
第2のモード設定端子26を°゛H″に設定した場合に
は、第1の入力端子21に受入れた信号に対しては復号
化器として、また第2の入力端子22に受入れた信号に
対しては符号化器として機能させることができる。この
場合には、T4期間とT5期間で出力信号をサンプリン
グすれば良い。
このように、本実施例によれば、2つの入力信号を時分
割によって全く独立に処理するようにしているので、モ
ード設定端子25.26に与える信号の形態によって、
2つの符号化器、2つの復号化器または符号化器と復号
化器というように、用途に応じて任意の機能を自由に選
択することができる。したがって、PCM信号から予測
符号化信号へのNチャネルのトランスコーダ−に適用す
る場合には、N/2個の装置で足りることになる。しか
も時分割処理であるため、予測フィルタ40の若干のメ
モリ増加、スイッチ回路の付加を除いては、各基本回路
は1つで良い。このため、チップ面積の大幅な増加を招
くことなく集積化を図ることができる。
なお、本発明は、上述した実施例に限定されるものでは
ない。
例えば減算器32と加算器39とは、殆ど同一の構成要
素から作ることができるので、これら2つの回路の代わ
りに加減算器を用い、上記実施例に信号処理のタイミン
グを若干異ならせて上記加減算器を時分割使用すれば更
に回路規模の縮小化を図ることができる。
また、上記実施例における予測フィルタ40は、復号化
器における極フィルタを仮定して話を進め、加算器39
の出力信号を入力するようにしているが、これを零フィ
ルタに仮定すれば、予測フィルタ40は逆量子化器の出
力信号を受入れるように変更される。あるいはまた、極
−零フィルタを仮定すれば、予測フィルタ40は、加算
器39と逆量子化器38の出力信号の両方を入力信号と
して受入れる予測フィルタとなる。いずれの信号を入力
するにせよ、予測信号を発生する予測フィルタである点
において何等代わりはない。
また、予測フィルタの係数は、固定係数でも適応的に変
化する係数でも良い。適応的に変化する時は係数を別途
送信するようにしても良い。
さらに、この発明は、D S P (digital 
signalprocesser )のソフトウェアに
よって実現するようにしても良く、また、更に多くの入
力信号を受入れ可能にすることもできる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る音声符号化装置の構成
を示すブロック図、第2図は同装置を2つの符号化器と
して使用した場合の接続関係を説明するためのブロック
図、第3図は第2図に示された装置の作用を説明するた
めのタイミング図、第4図は同装置を2つの復号化器と
して使用した場合の接続関係を説明するためのブロック
図、第5図は第4図に示された装置の作用を説明するた
めのタイミング図、第6図は従来の符号化器の構成を示
すブロック図、第7図は従来の復号化器の構成を示すブ
ロック図である。 21・・・第1の入力端子、22・・・第2の入力端子
、23・・・第1の出力端子、24・・・第2の出力端
子、25・・・第1のモード設定端子、26・・・第2
のモード設定端子、27・・・クロック入力端子、31
.37・・・入力切換スイッチ、33〜36・・・モー
ド切換スイッチ、A・・・第1の端子、B・・・第2の
端子、C・・・共通端子。 出願人代理人 弁理士 鈴江武彦 第1図 第2r!J 第3図

Claims (1)

    【特許請求の範囲】
  1. 入力信号と予測信号との差信号を出力する減算手段と、
    この減算手段の出力を量子化して予測符号化信号を得る
    量子化手段と、この量子化手段で得られた予測符号化信
    号を極部復号する逆量子化手段と、この逆量子化手段か
    らの局部復号信号に基づいて前記予測信号を生成する予
    測フィルタとを備え、前記入力信号を前記減算手段に導
    き前記量子化手段から出力を取出す第1のモードと、前
    記入力信号を前記逆量子化手段に入力し前記予測フィル
    タに入力される信号を取出す第2のモードとを、予め与
    えられたモード切換信号によって選択的に切換え可能に
    した予測符号化装置において、複数の前記入力信号を時
    分割で入力させる入力切換手段を備え、前記入力切換手
    段を介して入力された複数の入力信号の各々について前
    記2つのモードを設定可能にしたことを特徴とする予測
    符号化装置。
JP60040507A 1985-03-01 1985-03-01 予測符号化装置 Expired - Lifetime JPH07105723B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP60040507A JPH07105723B2 (ja) 1985-03-01 1985-03-01 予測符号化装置
US06/833,252 US4686512A (en) 1985-03-01 1986-02-27 Integrated digital circuit for processing speech signal
EP86301464A EP0193409B1 (en) 1985-03-01 1986-02-28 Integrated digital circuit for processing speech signal
DE8686301464T DE3682296D1 (de) 1985-03-01 1986-02-28 Digitale integrierte schaltung zur verarbeitung eines sprachsignals.
EP90122720A EP0429092B1 (en) 1985-03-01 1986-02-28 Integrated digital circuit for processing speech signal
DE3650163T DE3650163T2 (de) 1985-03-01 1986-02-28 Integrierte digitale Schaltung zur Verarbeitung von Sprachsignalen.
US07/050,563 US4754258A (en) 1985-03-01 1987-05-18 Integrated digital circuit for processing speech signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60040507A JPH07105723B2 (ja) 1985-03-01 1985-03-01 予測符号化装置

Publications (2)

Publication Number Publication Date
JPS61200720A true JPS61200720A (ja) 1986-09-05
JPH07105723B2 JPH07105723B2 (ja) 1995-11-13

Family

ID=12582459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040507A Expired - Lifetime JPH07105723B2 (ja) 1985-03-01 1985-03-01 予測符号化装置

Country Status (1)

Country Link
JP (1) JPH07105723B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979452A (ja) * 1972-12-05 1974-07-31
JPS5155662A (ja) * 1974-11-11 1976-05-15 Fujitsu Ltd Derutahenchohoshikihenfukuchokairo
JPS61169029A (ja) * 1985-01-22 1986-07-30 Matsushita Electric Ind Co Ltd 双方向時分割多重化dpcm符号復号器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686512A (en) 1985-03-01 1987-08-11 Kabushiki Kaisha Toshiba Integrated digital circuit for processing speech signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979452A (ja) * 1972-12-05 1974-07-31
JPS5155662A (ja) * 1974-11-11 1976-05-15 Fujitsu Ltd Derutahenchohoshikihenfukuchokairo
JPS61169029A (ja) * 1985-01-22 1986-07-30 Matsushita Electric Ind Co Ltd 双方向時分割多重化dpcm符号復号器

Also Published As

Publication number Publication date
JPH07105723B2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
KR100331166B1 (ko) 오디오신호를 코딩하기 위한 방법 및 장치와 비트스트림을디코딩하기 위한 방법 및 장치
JP3391686B2 (ja) 符号化されたオーディオ信号を復号する方法及び装置
KR950008637B1 (ko) 부밴드 코딩시스템의 신호처리장치
EP0193409B1 (en) Integrated digital circuit for processing speech signal
JP4472084B2 (ja) オーディオ又は、ビデオフレームデータを符号化又は、復号する方法及び、装置
JPS61200720A (ja) 予測符号化装置
KR920004348B1 (ko) Pcm 부호 복호기
CA2216011A1 (en) "adpcm transcoder"
JP2561854B2 (ja) 符号化装置
JPH01238229A (ja) デイジタル信号処理装置
KR880002134B1 (ko) 디지탈 신호처리용 프로세서를 사용한 adpcm 코덱회로
JP2936576B2 (ja) 符号化装置
EP0051342B1 (en) Multichannel digital speech synthesizer employing adjustable parameters
Crochiere et al. Real-time implementation of sub-band coding on a programmable integrated circuit
JPH0255431A (ja) 情報伝送装置
KR100201413B1 (ko) 디지탈 오디오 디코더의 샘플 디코딩 회로
JPS61169029A (ja) 双方向時分割多重化dpcm符号復号器
JPS61214621A (ja) コ−デツク
JPH0650822B2 (ja) 符号・復号器
JP3028885B2 (ja) ベクトル量子化装置
JPH0535297A (ja) 高能率符号化装置及び高能率符号復号化装置
JPS61107815A (ja) デイジタル符号化装置
GB2166323A (en) Speech processing apparatus
JPH01245298A (ja) 音声信号処理装置
GB2127639A (en) Digital-to-analogue converter arrangement

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term