JPS6184778A - ベクトルプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はベクトル演算を高速に実行するためのディジタ
ル計算機（以下これをベクトルプロセッサとよぶ）に係
り、特に２次元画像処理に好適なデータ処理装置に関す
る。

〔発明の背景〕

従来のベクトルプロセッサは、例えばＨＩＴＡＣ−８８
１０処理装置解説書に示されているように、数値演算の
高速化に主眼が置かれている。そのため、ベクトルデー
タの各要素である語を構成する各ビットデータを２次元
画像データと見做した場合、要素方向にはベクトル処理
可能だが、要素方向と直角なビット方向についてはベク
トル処理ができないという問題があった。

〔発明の目的〕

本発明の目的は、２次元画像データをベクトル処理する
場合、第１図（ａ）に示すように１行上の２値データを
ベクトル要素を構成する語とし、列方向にベクトル化を
行なうだけでなく、第１図（ｂ）に示すように、列上の
２値データをベクトル要素を構成する語とし、行方向に
もベクトル化を行なうことができるデータ処理装置を提
供することにある。

〔発明の概要〕

本発明の原理は、第２図に示すように、行単位に書き込
み１列車位に読み出しが可能な２次元ベクトルレジスタ
ＶＲＯＩ、ＶＲＯ２を用い、ベクトル処理の開始に先立
って８列り行のデータベクトルＤＶＩ、ＤＶ２の行列変
換を行ない、各々ベクトルレジスタＶＲＩＩ、ＶＲ１２
にＬ列Ｎ行のデータベクトルとして格納することにある
６行列変換されたデータベクトルはＶＲＩＩ、ＶＲ１２
に保持され、演算器ＡＣＣ１により処理されて。

Ｌ列Ｎ行のデータベクトルとしてベクトルレジスタＶＲ
１３に格納される。第１図では演算器ＡＣＣＩが、ベク
トルレジスタＶＲＩＩとＶＲ１２との論理和演算を行な
う例を示し、結果がベクトルレジスタＶＲ１３に格納さ
れている。

画像処理においては、データベクトルＤＶＩやＤ’Ｖ２
で表わされる画像データを行方向のみならず列方向を単
位としてパターンを比較するような処理が多く１本発明
によれば、メモリ上に１語長がＮビットで語数がＬであ
る画像データも、データベクトルＤＶＩやＤＶ２として
行列変換され、１語長がＬビットで語数がＮであるベク
トルデータとして高速に処理可能となる。

また第３図には、要素数の大きなデータベクトルを扱う
場合の２次元ベクトルレジスタの原理を示す。これはＮ
ＸＬの２次元ベクトルレジスタＶＲＯ３を用いて、ＮＸ
Ｍ列り行のデータベクトルＤＶ３を、Ｌ列ＮＸＭ行のデ
ータベクトルに変換してベクトルレジスタＶＲ１４に格
納し、演算器ＡＣＣ２によりベクトル演算を行なうもの
である。そのために書き込み回路Ｓ１は、Ｍブロックか
ら成るデータベクトルＤＶ３を、１ブロツク毎に順次８
列Ｍ行のベクトルデータとして２次元ベクトルレジスタ
ＶＲＯ３に書き込む。読み出し回路Ｄ１は、２次元ベク
トルレジスタＶＲＯ３に書き込みが行なわれる毎に、そ
の内容をＬ列Ｎ行のベクトルデータとしてベクトルレジ
スタＶＲ１４に順次分配書き込みを行なう。

〔発明の実施例〕

以下、本発明の一実施例を、第４図により説明する。こ
れはメインメモリ上のデータを語のアドレス方向と、語
内のビット方向との両方向にベクトル化可能なベクトル
プロセッサの構成を示すものである。

２次元ベクトルレジスタＶＲ１００へは、メインメモリ
Ｍ１から線Ｑ１を介してデータが書き込まれる。分配器
Ｄ１は、２次元ベクトルレジスタＶＲｉＯＯにより１行
列変換されたデータベクトルを線Ｑ２から読み出し、ベ
クトルレジスタｖ１〜Ｖｎのいずれかに分配するもので
ある。また分配器Ｄ２は、レジスタＲ３の内容を線１２
１１を介して読み出し、ベクトルレジスタｖ１〜Ｖｎの
いずれかに分配するものである。なお図示していないが
、ベクトルレジスタｖ１〜ＶｎへはメインメモリＭｌ、
Ｍ２との間でデータの書き込みおよび読み出しができる
ことは周知のとおりである。２次元ベクトルレジスタＶ
Ｒ２００は、ベクトルレジスタｖ１〜Ｖｎのデータを行
列変換してメインメモリＭ２に書き込むためのもので、
入力データは線Ｑ６１〜ｕ６ｎを介してベクトルレジス
タｖ１〜Ｖｎから供給されるデータを、セレクタＳ１に
より１つ選択したものがａＱ７により供給される。出力
は線Ω７１を介してメインメモリＭ２に書き込まれる。

セレクタＳ２と８３は、ベクトルレジスタｖ１〜Ｖｎの
１つを選択してそれぞれ線２８やＱ９を介してレジスタ
Ｒ１およびＲ２にベクトル要素データを供給するもので
ある。

演算器ＡＣＣ３は、レジスタＲ１およびＲ２のベクトル
要素データを線Ｑ８１．線ｆ１８２を介して受けとり、
所定の演算を施して、Ｉａｏ、１０を介してレジスタＲ
３に書き込む。レジスタＲ３のベクトル要素データは線
Ｑｌｌを介して分配器Ｄ２によりベクトルレジスタｖ１
〜Ｖｎのいずれかに書き込まれる。

ここで８列り行の画像データの処理の動作を説明する。

簡単のために１画像データは１画像が１ビツトに対応す
る２値画像とし、８列り行の画像データが、１語長Ｎビ
ットでＬ語のメモリ上にあるとする。この８列り行のデ
ータを通常のベクトル処理ではベクトル要素数りのデー
タとして行方向にベクトル処理できるが１本発明ではさ
らに、１語長ＬビットでＮ語のデータ、すなわちベクト
ル要素数Ｎのデータとして列方向にベクトル処理が可能
となる。メインメモリ上の８列り行のデータを、Ｌ列Ｎ
行の要素数Ｎのデータベクトルとして処理する場合、動
作手順はつぎのようになる。

（１）メインメモリ上ｌ上の８列り行のデータを、８列
り行の２次元ベクトルレジスタＶ　Ｒ１００に書き込む
。

（２）２次元ベクトルレジスタＶＲ１００のデータをベ
クトルレジスタｖ１〜Ｖｎのいずれか１つにＬ列Ｎ行の
データベクトルとして書き込む。

（３）演算器ＡＣＣ３は、ベクトルレジスタｖ１〜Ｖｎ
からセレクタＳ２．Ｓ３によって選択゛され、レジスタ
Ｒ１，Ｒ２に書き込まれたベクトル要素に演算を施し、
結果をレジスタＲ３に書き込む。

（４）レジスタＲ３の演算結果は、分配器Ｄ２を介して
ベクトルレジスタｖ１〜Ｖｎのいずれかに書き込まれる
。

以上（１）から（４）までの動作がベクトルレジスタに
格納可能なベクトル要素長だけ繰り返し実行される。こ
こで（４）による処理結果は、要素数Ｎのベクトルとし
てベクトルレジスタｖ１〜Ｖｎのいずれかに格納される
が、この１つの要素ビット数がＫである場合には、これ
を２次元ベクトルレジスタＶＲ２００により、１つの要
素のビット数がＮで要素数がＫのベクトルデータに再変
換して、メインメモリＭ２に格納することができる。

〔発明の効果〕

本発明によれば、８列り行の画像データを列方向に処理
する場合、要素数Ｎのベクトルデータとしてベクトル処
理することができるので、はぼＮ倍の処理速度の向上を
図ることができる。具体的に、６４列６４行の２値画像
の処理をする場合、約６４倍の処理速度の向上が可能と
なり、ベクトルプロセッサによる高速な画像処理が可能
となる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図、第２図およ
び第３図は本発明の原理を示す図、第４図は本発明の一
実施例を示す図である。 ＶＲＯＩ、ＶＲＯ２，ＶＲｌｏｏ、ＶＲ２００・　２次
元ベクトルレジスタ、ｖ１〜Ｖｎ・・・ベクトルレジス
タ　１　口 （リ　　　　　　　　　　　　　（ｆＡ）第　２　図 第　３　口

Claims (1)

1. 【特許請求の範囲】 １、データベクトル中の複数のベクトル要素の同一位置
   のビツトの組を新たに１つのベクトル要素として順次抽
   出する２次元ベクトルレジスタをもつことを特徴とする
   ベクトルプロセツサ。 ２、第１項のベクトルプロセツサにおいて、２次元ベク
   トルレジスタのＹ方向の長さを要素長とする任意の語長
   の第１のベクトルの処理を可能とするために、第１のベ
   クトルを２次元ベクトルレジスタのＸ方向の長さを単位
   に２次元ベクトルレジスタに順次書き込むための２次元
   ベクトルレジスタ書き込み回路と、２次元ベクトルレジ
   スタのＹ方向の長さを語長とする任意の要素長の第２の
   ベクトルレジスタに２次元ベクトルレジスタのＸ方向の
   長さを単位に２次元ベクトルレジスタから順次読み出し
   を行なう２次元ベクトルレジスタ読み出し回路とを備え
   、第１のベクトルの語長を要素長とし、第１のベクトル
   の要素長を語長としたベクトルを第２のベクトルレジス
   タに生成することを特徴とするベクトルプロセツサ。