JPS61841A - 診断保護回路および診断保護方法 - Google Patents
診断保護回路および診断保護方法Info
- Publication number
- JPS61841A JPS61841A JP60073657A JP7365785A JPS61841A JP S61841 A JPS61841 A JP S61841A JP 60073657 A JP60073657 A JP 60073657A JP 7365785 A JP7365785 A JP 7365785A JP S61841 A JPS61841 A JP S61841A
- Authority
- JP
- Japan
- Prior art keywords
- load
- resistor
- transistor
- terminal pin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、回路開放および短絡の検知および反応に関す
るものである。さらに詳しくは、中央電子コントローラ
すなワチマイクロプロセッサによって制御される負荷回
路網に関するものである。
るものである。さらに詳しくは、中央電子コントローラ
すなワチマイクロプロセッサによって制御される負荷回
路網に関するものである。
本発明の回路および方法において、負荷回路網に信号を
送った後、負荷回路網の状態を監視するために、電子コ
ントローラからの入出力部が用いられる。命令信号が監
視状態と比較された後、診断および／′！ｉ：たけ保護
の決定が電子コントローラによって行われる。
送った後、負荷回路網の状態を監視するために、電子コ
ントローラからの入出力部が用いられる。命令信号が監
視状態と比較された後、診断および／′！ｉ：たけ保護
の決定が電子コントローラによって行われる。
多くの複合自動・情報処理およびロボット制御システム
において、中央電子コントローラの出力は、種々の遠隔
位置にあるモータやソレノイド等の負荷を有する回路網
に接続される。コントローラ内の出力素子は、明らかに
、いろいろな原因による偶然の短絡や回路開放によって
、損傷を受けやすい。
において、中央電子コントローラの出力は、種々の遠隔
位置にあるモータやソレノイド等の負荷を有する回路網
に接続される。コントローラ内の出力素子は、明らかに
、いろいろな原因による偶然の短絡や回路開放によって
、損傷を受けやすい。
出力トランジスタを短絡や回路開放から保護するために
、検知抵抗を通して出力電流を監視するシャットダウン
回路がときどき付加される。しかし、この方法ではコス
トが相当かかつて出力回路が複雑になシ、しかも、回路
が負荷を十分に駆動するために必要な最小電圧が高くな
る。
、検知抵抗を通して出力電流を監視するシャットダウン
回路がときどき付加される。しかし、この方法ではコス
トが相当かかつて出力回路が複雑になシ、しかも、回路
が負荷を十分に駆動するために必要な最小電圧が高くな
る。
このようなシステムにおいて、「自己診断」のレベルを
もつことが、非常に望ましい。シャットダウン回路が作
動することは短絡していることの表示であり、回路開放
の場合も同様である。回路開放を検知する能力は、適用
に依存する重要性に及ぶ。回路開放の表示は単に修理を
簡単化するのに用いられ、あるいは、操作を続行できる
ように余分のシステム素子を使い始めるのに用いられ得
る。あるいけまた、システムを切るためにも用いられ得
る。
もつことが、非常に望ましい。シャットダウン回路が作
動することは短絡していることの表示であり、回路開放
の場合も同様である。回路開放を検知する能力は、適用
に依存する重要性に及ぶ。回路開放の表示は単に修理を
簡単化するのに用いられ、あるいは、操作を続行できる
ように余分のシステム素子を使い始めるのに用いられ得
る。あるいけまた、システムを切るためにも用いられ得
る。
回路開放の検知は、電流検知抵抗を用いる電流モニター
回路に・よってなされることがある。あるいは；負荷の
電圧を検知することによっても、なされる。しかし、こ
の方法もまたコストが相当かかり、システムが複雑にカ
リ、操作の質を下げる。
回路に・よってなされることがある。あるいは；負荷の
電圧を検知することによっても、なされる。しかし、こ
の方法もまたコストが相当かかり、システムが複雑にカ
リ、操作の質を下げる。
本発明の目的は、短絡した負荷から負荷ドライバを保護
し、非常に安価に短絡・開放した両負荷を検知すること
のできる回路および方法を提供することにある。
し、非常に安価に短絡・開放した両負荷を検知すること
のできる回路および方法を提供することにある。
本発明において、現在のたいていのマイクロプロセッサ
に見られるような３状態入出力ピン、またはそれと同等
のものが用いられる。３状態入出力ピンの特徴は、プロ
グラム制御によってどんな時においても「入力」または
「出力」のいずれかが形成され得ることにある。
に見られるような３状態入出力ピン、またはそれと同等
のものが用いられる。３状態入出力ピンの特徴は、プロ
グラム制御によってどんな時においても「入力」または
「出力」のいずれかが形成され得ることにある。
「入力」状態のとき、外部に対して高インピーダンスに
なっておシ、ピンに印加された電圧はプロセッサによっ
て測定され得る。「出力ｊ状態のとき、入出力ピンの電
圧はプロセッサによって決定される。この「出力」状態
においては、ピンは外部に対し低インピーダンスを示す
。
なっておシ、ピンに印加された電圧はプロセッサによっ
て測定され得る。「出力ｊ状態のとき、入出力ピンの電
圧はプロセッサによって決定される。この「出力」状態
においては、ピンは外部に対し低インピーダンスを示す
。
この３状態入出力ピンは、本発明の図面の第１〜４図に
おいて、２つの交錯したアンプの記号で表現されている
一方のアンプは「入力」を表わし、もう一方のアンプは
「出力」を表わしている。第１〜４図において、３状態
入出力ピンは符号２０で示されている。
おいて、２つの交錯したアンプの記号で表現されている
一方のアンプは「入力」を表わし、もう一方のアンプは
「出力」を表わしている。第１〜４図において、３状態
入出力ピンは符号２０で示されている。
以下、図によって本発明を具体的に説明する。
第１図は、保饅・診断能力を有さない３種の典型的なコ
ントローラ／ドライバ回路の概略構成図である。
ントローラ／ドライバ回路の概略構成図である。
１’ｆＪ図において、３つの異なったタイプのコントロ
ーラ／ドライバ回路がＡ、ＢおよびＣとして示されてい
る。それぞれのタイプが、トランジスタまたはアンプの
形で駆動手段を形成している。出力トランジスタ２１．
２２．２３け、負荷２５が短絡した場合、明らかに損傷
を受けやすい。いずれのタイプも、３状態入出力ピン２
０を有するマイクロプロセッサ２４によって、ドライバ
回路が制御される０各ドライバ回路は負荷２５を駆動す
る。電源電圧はＶ＋およ５ｖというように表わされてい
る。
ーラ／ドライバ回路がＡ、ＢおよびＣとして示されてい
る。それぞれのタイプが、トランジスタまたはアンプの
形で駆動手段を形成している。出力トランジスタ２１．
２２．２３け、負荷２５が短絡した場合、明らかに損傷
を受けやすい。いずれのタイプも、３状態入出力ピン２
０を有するマイクロプロセッサ２４によって、ドライバ
回路が制御される０各ドライバ回路は負荷２５を駆動す
る。電源電圧はＶ＋およ５ｖというように表わされてい
る。
同図において、出力トランジスタおよび負荷を導通し続
けるために、入出力ピン２０は「出力」状態に留まって
い力ければならない。また、入出力ピン２０を「入力」
状態にして出力トランジスタと負荷の導通を失うことな
しに、コントローラは入出力ピン２０を通して導通を果
たすことができないということも明らかである。
けるために、入出力ピン２０は「出力」状態に留まって
い力ければならない。また、入出力ピン２０を「入力」
状態にして出力トランジスタと負荷の導通を失うことな
しに、コントローラは入出力ピン２０を通して導通を果
たすことができないということも明らかである。
たとえ、コントローラピン２０が「入力」状態にあシ、
出力トランジスタの状態を観察することができたとして
も、その状報を受は得る手段が々い〇 第２図は、第１図の回路を論理記号によって表わした図
である。すなわち、第１回のコントローラ／ドライバ回
路が、説明をわかりやすくするため、第２図では論理記
号によって表わされている。
出力トランジスタの状態を観察することができたとして
も、その状報を受は得る手段が々い〇 第２図は、第１図の回路を論理記号によって表わした図
である。すなわち、第１回のコントローラ／ドライバ回
路が、説明をわかりやすくするため、第２図では論理記
号によって表わされている。
タイプＡのドライバ回路は、インバータ３０として表わ
され、入力が入出力ピン２０に接続され、出力が負荷２
５に接続され、負荷は電源電圧Ｖ＋に接続されている。
され、入力が入出力ピン２０に接続され、出力が負荷２
５に接続され、負荷は電源電圧Ｖ＋に接続されている。
タイプＢまたはタイプＣのドライバ回路は、通常のアン
プ３２として表わされ、タイプＡの場合と同様にして接
続されている。
プ３２として表わされ、タイプＡの場合と同様にして接
続されている。
第３図は、第２図の回路に正帰還回路を付加した図であ
る。
る。
正帰還回路を付加したタイプＡのドライバ回路は、２つ
の選択的な態様Ａ′とＡ”を有する。インバータ３ｏが
第３図の両タイプＡ′、ＡｌＺ 中に示されている。
の選択的な態様Ａ′とＡ”を有する。インバータ３ｏが
第３図の両タイプＡ′、ＡｌＺ 中に示されている。
タイプＡ′に対する正帰還回路は、インバータ３０に並
列に接続された、帰還抵抗２９と直列のインバータ３１
とからなっている。タイプＡ ／／に対する正帰還回路
は、インバータ３０と直列に接続されたインバータ２８
と、インバータ３０に並列に接続された帰還抵抗２９と
がらなっている。また、タイプＢまたはタイプＣのドラ
イバ回路においては、単に、通常のアンプ３２に並列に
帰還抵抗３４を接続しているだけである。
列に接続された、帰還抵抗２９と直列のインバータ３１
とからなっている。タイプＡ ／／に対する正帰還回路
は、インバータ３０と直列に接続されたインバータ２８
と、インバータ３０に並列に接続された帰還抵抗２９と
がらなっている。また、タイプＢまたはタイプＣのドラ
イバ回路においては、単に、通常のアンプ３２に並列に
帰還抵抗３４を接続しているだけである。
まず、適当々論理レベルを有する「出力」となることに
よシ、コントローラの入出力ピン２０はどちらか一方を
出力状態にする。との状態において、入出力ピン２ｏの
低インピーダンスは、正帰還回路のもっと高いインピー
ダンスの影響に打ちかつことが期待され得る。
よシ、コントローラの入出力ピン２０はどちらか一方を
出力状態にする。との状態において、入出力ピン２ｏの
低インピーダンスは、正帰還回路のもっと高いインピー
ダンスの影響に打ちかつことが期待され得る。
ドライバ回路の状態がひとたび確立されると、入出力ピ
ン２０は「入力」になる。負荷に対する出力電圧が「正
」である間は、正帰還回路は出力回路を確立状態に維持
する０しかし、負荷に対する出力電圧が「正」でなけれ
ば、正帰還回路はドライバ回路の入力を変化させて、速
やかに入出力ピン２０は「入力」状態になる。
ン２０は「入力」になる。負荷に対する出力電圧が「正
」である間は、正帰還回路は出力回路を確立状態に維持
する０しかし、負荷に対する出力電圧が「正」でなけれ
ば、正帰還回路はドライバ回路の入力を変化させて、速
やかに入出力ピン２０は「入力」状態になる。
上記回路および方法の診断利点について述べると、短時
間入出力ピン２０が「出力」になるストローブ作用によ
るコントローラによって、ある状態が確立されるという
ことである□ストローブの後、コントローラは入出力ピ
ン２０を「入力」位置にして、周期的に電圧状態をチェ
ックする。
間入出力ピン２０が「出力」になるストローブ作用によ
るコントローラによって、ある状態が確立されるという
ことである□ストローブの後、コントローラは入出力ピ
ン２０を「入力」位置にして、周期的に電圧状態をチェ
ックする。
ピンの状態がストローブ・パルスの論理レベルと同一で
あれば、ドライバ回路の電圧出力は「真」である。同一
の論理でなければ「誤」である。
あれば、ドライバ回路の電圧出力は「真」である。同一
の論理でなければ「誤」である。
出力トランジスタが「オン」のとき、負荷が短絡すると
、ドライバ回路の出力が「誤」に力る。偶発的々漏れ電
流を防ぐために適当ガバイアス電圧をかけていれば、出
力トランジスタが「オフ」のとき、開放された負荷がド
ライバ回路の出力を「誤」にする。このようにして、コ
ントローラが欠陥状態を判別することができるので、オ
ペレータやサービス技術者に対し欠陥状態を指示するこ
とができる。
、ドライバ回路の出力が「誤」に力る。偶発的々漏れ電
流を防ぐために適当ガバイアス電圧をかけていれば、出
力トランジスタが「オフ」のとき、開放された負荷がド
ライバ回路の出力を「誤」にする。このようにして、コ
ントローラが欠陥状態を判別することができるので、オ
ペレータやサービス技術者に対し欠陥状態を指示するこ
とができる。
保護の利点に関して言えば、負荷が短絡されるというこ
とである。入出力ピン２０が「入力」であるときはいつ
でも出力ドライバ回路は「オフ」にバイアスされ、印加
電圧の「大部分」が負荷よりもドライバ回路で電圧降下
するので、出力トランジスタはストローブ・パルスのあ
る間だけ導通される。
とである。入出力ピン２０が「入力」であるときはいつ
でも出力ドライバ回路は「オフ」にバイアスされ、印加
電圧の「大部分」が負荷よりもドライバ回路で電圧降下
するので、出力トランジスタはストローブ・パルスのあ
る間だけ導通される。
この印加電圧の「大部分」は、帰還回路の分割比を調整
することに、よって、プログラム可能である。これらの
ストローブφパルスは、マイクロセカンド（μＳ）のオ
ーダで非常に短く、パルス間隔は１０ミリセカンド（１
０ｍＳ）のオーダで長い。したがって、デユーティ−サ
イクルは非常に小さい。
することに、よって、プログラム可能である。これらの
ストローブφパルスは、マイクロセカンド（μＳ）のオ
ーダで非常に短く、パルス間隔は１０ミリセカンド（１
０ｍＳ）のオーダで長い。したがって、デユーティ−サ
イクルは非常に小さい。
実際には、短絡電流はトランジスタのゲインによって制
限される。したがって、電力の瞬時値が非常に高い場合
でも、電力の平均値は低いので、トランジスタを損傷し
ない。
限される。したがって、電力の瞬時値が非常に高い場合
でも、電力の平均値は低いので、トランジスタを損傷し
ない。
このようにして、回路が保掻される。
さらに保蝕したい場合には、負狗の短柘を診断する際、
ドライバ回路の作動を停止させるように電子コントロー
ラ（マイクロプロセッサ２４）をプロクラムすることが
できるＯ 第４図は、８８３図の回路の実際的な栴成を示す図であ
る。
ドライバ回路の作動を停止させるように電子コントロー
ラ（マイクロプロセッサ２４）をプロクラムすることが
できるＯ 第４図は、８８３図の回路の実際的な栴成を示す図であ
る。
基本的に、第４図の回路は、第３図の正帰還路を第１図
の回路に１ね合わ一＠：′／ｒ、ものである０すなわち
、第３図の正帰還回路に付加して、第４図の回路でけコ
ンデンサ４０を設け、出力線に数マイクロセカンドの短
い過渡電流が流れたとき、ドライバーアンプの状態が変
化しないようにしている０ また、第３図の正帰還回路に付加して、第４図の回路で
は、負荷２５が［開放］状態にあるとき、入出力ピン２
０に対し「ドライバ・オン」バイアスがかけられる。こ
のバイアス電圧は、漏れ電流および論理バイアス電流の
影響を打ち消すほど大きい。このバイアス電圧は、負荷
２５が「開放」状態にあるときにのみ観劇される信号を
、ピン２０に供給する。抵抗４２は、この機能を果たす
ために設けられている。
の回路に１ね合わ一＠：′／ｒ、ものである０すなわち
、第３図の正帰還回路に付加して、第４図の回路でけコ
ンデンサ４０を設け、出力線に数マイクロセカンドの短
い過渡電流が流れたとき、ドライバーアンプの状態が変
化しないようにしている０ また、第３図の正帰還回路に付加して、第４図の回路で
は、負荷２５が［開放］状態にあるとき、入出力ピン２
０に対し「ドライバ・オン」バイアスがかけられる。こ
のバイアス電圧は、漏れ電流および論理バイアス電流の
影響を打ち消すほど大きい。このバイアス電圧は、負荷
２５が「開放」状態にあるときにのみ観劇される信号を
、ピン２０に供給する。抵抗４２は、この機能を果たす
ために設けられている。
負荷２５が正常の状態にあるときアンペア（Ａ）のオー
ダの電流を流すのに対し、抵抗４２は数マイクロアンペ
ア（μＡ）のオーダの電流しか流さ々いので、負荷の駆
動に対し何ら実質的に影響を及ぼさない。
ダの電流を流すのに対し、抵抗４２は数マイクロアンペ
ア（μＡ）のオーダの電流しか流さ々いので、負荷の駆
動に対し何ら実質的に影響を及ぼさない。
電源電圧Ｖ＋が５ｖ以上であれば、正帰還回路は分圧器
またはそれと同様の手段を含み、マイクロプロセッサの
ピン２０に受容され得るレベルまで、帰還電圧の値を下
げる。
またはそれと同様の手段を含み、マイクロプロセッサの
ピン２０に受容され得るレベルまで、帰還電圧の値を下
げる。
第５図は、本発明の詳細な説明するためのフローチャー
トである。
トである。
同図において、ブロック４９から始まる「無欠陥」セク
ションを参照することにより、本発報の方法が最もよく
説明され得る。最初に、コントローラは入出力ピンを「
出力」位置にする。次に、コントローラは、特定回路負
荷のドライバにとって望ましい状態を決定する。コント
ローラは、この状態を適切なピン位置に適用１〜、メモ
リー内に供給状態を記録する。便宜上、この状態を「Ｓ
」と呼ぶことにする０コントローラは、その稜で、入出
力ピンを正常な「入力」状態に変える。
ションを参照することにより、本発報の方法が最もよく
説明され得る。最初に、コントローラは入出力ピンを「
出力」位置にする。次に、コントローラは、特定回路負
荷のドライバにとって望ましい状態を決定する。コント
ローラは、この状態を適切なピン位置に適用１〜、メモ
リー内に供給状態を記録する。便宜上、この状態を「Ｓ
」と呼ぶことにする０コントローラは、その稜で、入出
力ピンを正常な「入力」状態に変える。
コントローラのループ時間において他のプロセッサ・ル
ーチン５０の後で、コントローラはブロック５１から始
まる「欠陥」をチェックする。
ーチン５０の後で、コントローラはブロック５１から始
まる「欠陥」をチェックする。
まず、コントローラは、それ以前のドライバ状態「Ｓ」
をメモリーから読み取る。次に、コントローラは、ブロ
ック５２に進み、現在のドライバ状態をポート・ピンか
ら読み取る。そのドライバ状態は、ブロック４９が残っ
ているとき、「入力」状態になっている。
をメモリーから読み取る。次に、コントローラは、ブロ
ック５２に進み、現在のドライバ状態をポート・ピンか
ら読み取る。そのドライバ状態は、ブロック４９が残っ
ているとき、「入力」状態になっている。
ブロック７５に進むと、ブロック５１での以前のドライ
バ状態「Ｓ」と、ブロック５２での入出力ピンからの現
在のドライバ状態とが、コントローラによって比較され
る。
バ状態「Ｓ」と、ブロック５２での入出力ピンからの現
在のドライバ状態とが、コントローラによって比較され
る。
この両状態が一致すれば、コントローラは「正」と判断
し、ルーチンは「無欠陥」ブロック４９に進む。そして
、回路負荷を再監視するか、または１もしくは２以上の
ドライバの状態を変えるのに必要な前記操作を改めてす
る。
し、ルーチンは「無欠陥」ブロック４９に進む。そして
、回路負荷を再監視するか、または１もしくは２以上の
ドライバの状態を変えるのに必要な前記操作を改めてす
る。
ここでブロック５４に戻ると、前記の両状態が一致しな
ければ、ブロック５６から始まる「欠陥対処」モードに
進む。
ければ、ブロック５６から始まる「欠陥対処」モードに
進む。
ブロック５４において、ドライバ状態「Ｓ」が負荷を流
れる電流に一致するかどうか、すなわち、出力トランジ
スタが「オン」かどうか、比較する。
れる電流に一致するかどうか、すなわち、出力トランジ
スタが「オン」かどうか、比較する。
出力トランジスタが「オン」なら、ブロック５８に進み
、疑いのある負荷の短絡を記録する。
、疑いのある負荷の短絡を記録する。
短絡位置、負荷のタイプおよびシステムの作動下でブロ
ック６２の行為を決定する諸条件に基づいて、コントロ
ーラはシステムのオペレータに警告し、保護処理を為さ
しめ、他の残シの回路を保証し、あるいはロック−アウ
ト手段を用いてシステムをシャット・ダウンさせる。他
のプロセッサ・ルーチン５０も、進行され得る。
ック６２の行為を決定する諸条件に基づいて、コントロ
ーラはシステムのオペレータに警告し、保護処理を為さ
しめ、他の残シの回路を保証し、あるいはロック−アウ
ト手段を用いてシステムをシャット・ダウンさせる。他
のプロセッサ・ルーチン５０も、進行され得る。
また、ブランチ６６を通って、「再トライ」することも
できる。
できる。
ここで「欠陥対処」ブロック５６に戻ると、出力トラン
ジスタが「オフ」のときには、ルーチンはブロック６０
に進み、疑いのある負荷の開放を記録する。
ジスタが「オフ」のときには、ルーチンはブロック６０
に進み、疑いのある負荷の開放を記録する。
そして、前記の短絡の場合と同様にしてブロック６２に
進み、回路負荷の性質に応じてブランチ６６を通る。
進み、回路負荷の性質に応じてブランチ６６を通る。
以上、実施例に基づいて本発明を説明したが、本発明は
上記実施例に限定されず、特許請求の範囲に示された技
術的思想から逸脱しない範囲で、変形や変更を含むもの
である０
上記実施例に限定されず、特許請求の範囲に示された技
術的思想から逸脱しない範囲で、変形や変更を含むもの
である０
第１図は保護・診断能力を持ｆＣ彦い３つのコントロー
ラ／ドライバ回路の概略構成図、第２図は第１図の回路
を論理記号で表わした図、第３図は第２図の回路に正帰
還回路を付加した回路の図、第４図は第３図の回路をよ
シ具体的に表わした図、および第５図は本発明の詳細な
説明するためのフロー−チャートである。 ２０・・・３状態入出力ピン、 ２４・・・マイクロ
プロセッサ、２８．３０．３１・・・インバータ、 ３２・・・アンプ、 ４０・・・コンデン
サ、４２・・・抵抗、 ４９・・・「無欠
陥」ブロッ久５１．５２．５４・・・「欠陥チェック」
モード、５６．５８．６０．６２・・・「欠陥対処」モ
ード。 特許出願人 フライスラー コーポレーション手続補
正書（方式） 昭和６０年５月９日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和６０年特許願第７３６５７号 ２、発明の名称 診断保護回路および診断保護方法 ３、補正をする者 事件との関係 特許出願人 名称 フライスラー コーポレーション４、代理人 願書に添付の手書き明細書の浄書 ６補正の内容 別紙の通り、ただし内容の補正はない。 手続補正書（方式） ％式％ １、事件の表示 昭和６０年特許願第７３６５７号 ２、発明の名称 診断保護回路および診断保護方法 ３、補正をする者 事件との関係 特許出願人 名称 フライスラー コーポレーション４、代理人 願書に添付の図面の浄書 ６補正の内容 別紙の通り、ただし内容の補正はない。
ラ／ドライバ回路の概略構成図、第２図は第１図の回路
を論理記号で表わした図、第３図は第２図の回路に正帰
還回路を付加した回路の図、第４図は第３図の回路をよ
シ具体的に表わした図、および第５図は本発明の詳細な
説明するためのフロー−チャートである。 ２０・・・３状態入出力ピン、 ２４・・・マイクロ
プロセッサ、２８．３０．３１・・・インバータ、 ３２・・・アンプ、 ４０・・・コンデン
サ、４２・・・抵抗、 ４９・・・「無欠
陥」ブロッ久５１．５２．５４・・・「欠陥チェック」
モード、５６．５８．６０．６２・・・「欠陥対処」モ
ード。 特許出願人 フライスラー コーポレーション手続補
正書（方式） 昭和６０年５月９日 特許庁長官 志 賀 学 殿 １、事件の表示 昭和６０年特許願第７３６５７号 ２、発明の名称 診断保護回路および診断保護方法 ３、補正をする者 事件との関係 特許出願人 名称 フライスラー コーポレーション４、代理人 願書に添付の手書き明細書の浄書 ６補正の内容 別紙の通り、ただし内容の補正はない。 手続補正書（方式） ％式％ １、事件の表示 昭和６０年特許願第７３６５７号 ２、発明の名称 診断保護回路および診断保護方法 ３、補正をする者 事件との関係 特許出願人 名称 フライスラー コーポレーション４、代理人 願書に添付の図面の浄書 ６補正の内容 別紙の通り、ただし内容の補正はない。
Claims (17)
- （１）負荷回路および電圧供給源に接続された中央電子
コントローラによつて制御されるシステムにおいて、入
力または出力のいずれか一方として布置される能力を有
するコントローラ内の端子ピンと、 該端子ピンと負荷との間に接続された、負荷に対し電源
回路を完全にするために入力および出力をもつたドライ
バ手段と、 負荷と端子ピンとの間に接続された、ドライバ手段の出
力をドライバ手段の入力に戻して負荷状態を反映させる
ための正帰還手段とを有することを特徴とする、回路の
短絡および開放状態を診断し、かつ、回路の短絡および
開放による損傷から負荷を保護するための診断保護回路
。 - （２）ドライバ手段がアンプからなり、かつ、帰還手段
が抵抗からなる特許請求の範囲第１項記載の診断保護回
路。 - （３）ドライバ手段がインバータからなり、かつ、帰還
手段が抵抗と直列のインバータからなる特許請求の範囲
第１項記載の診断保護回路。 - （４）ドライバ手段が２つの直列インバータからなり、
かつ、帰還手段が抵抗からなる特許請求の範囲第１項記
載の診断保護回路。 - （５）ドライバ手段が抵抗と、エミツタが接地されコレ
クタが負荷の一方に接続され負荷のもう一方が電源に接
続されたトランジスタと、該トランジスタのベースと端
子ピンとの間に接続された抵抗とからなり、かつ、正帰
還手段が負荷とアース間に接続された抵抗分割回路と、
入力が該抵抗分割回路の中点に接続されたインバータと
、抵抗分割回路の中点とアース間に接続されたコンデン
サと、インバータの出力と端子ピンとの間に接続された
抵抗とからなる特許請求の範囲第１項記載の診断保護回
路。 - （６）ドライバ手段が入力が端子ピンに接続されたイン
バータと、コレクタが負荷の一方に接続されエミツタが
アースされ、負荷のもう一方が電源に接続されたトラン
ジスタと、該トランジスタのベースとインバータの出力
との間に接続された抵抗とからなり、かつ、正帰還手段
が負荷とインバータの入力との間に接続された抵抗と、
インバータの入力とアース間に接続された並列の抵抗お
よびコンデンサとからなる特許請求の範囲第１項記載の
診断保護回路。 - （７）ドライバ手段がコレクタが負荷の一方に接続され
、エミツタがアースされ負荷のもう一方が電源に接続さ
れた第１のトランジスタと、エミツタが電源に接続され
た第２のトランジスタと、該第２のトランジスタのコレ
クタと第１のトランジスタのベースとの間に接続された
抵抗と、第２のトランジスタのベースと端子ピンとの間
に接続された抵抗とからなり、正帰還手段が負荷と端子
との間に接続された抵抗と、端子ピンとアース間に接続
された並列の抵抗およびコンデンサとからなる特許請求
の範囲第１項記載の診断保護回路。 - （８）ドライバ手段がエミツタが電源に接続されコレク
タが負荷に接続され負荷のもう一方がアースされた第１
のトランジスタと、該第１のトランジスタのコレクタと
電源との間に接続された抵抗と、エミツタがアースされ
た第２のトランジスタと、該第２のトランジスタのベー
スと端子ピンとの間に接続された抵抗と、第２のトラン
ジスタのコレクタと第１のトランジスタのベース間に接
続された抵抗とからなり、かつ、正帰還手段が負荷と端
子ピンとの間に接続された抵抗と、端子ピンとアース間
に並列接続された抵抗およびコンデンサとからなる特許
請求の範囲第１項記載の診断保護回路。 - （９）電源と、外部の負荷回路を制御するための中央電
子コントローラとを有し、電子コントローラがメモリお
よび３状態入出力端子ピンを有し、端子ピンが信号状態
を監視するために１状態の入力として布置されるときコ
ントローラの外部素子に対し高い入力インピーダンスを
示し、コントローラの外部素子に対し高いかまたは低い
状態の信号を供給するために端子ピンが２安定出力とし
て布置されるとき低い入力インピーダンスを示すような
システムにおいて、端子ピンでコントローラの外部素子
から信号状態を監視するためにコントローラが正常に布
置され、かつ、高いかまたは低い信号をもつたコントロ
ーラの外部素子の回路負荷を生じさせるために短い持続
中断時間に２安定出力位置に変わるだけにするように入
力において３状態入出力ピンを操作し、 負荷状態が端子ピンに反映されるように、各負荷回路か
ら端子ピンに戻る正帰還手段を供給し、 端子ピンと負荷との間に負荷駆動手段を供給し、ドライ
バ手段から端子ピンに帰還されるとき、負荷に対する信
号状態がさらにドライバ手段を駆動して負荷状態をラツ
チしながら負荷へ同じ信号を送り続けるように負荷駆動
手段を布置し、 端子ピンが出力位置にあるとき、そのインピーダンスが
正帰還手段のインピーダンスよりも大きくなり、それに
よつて正帰還のラツチング効果に打ちかつように、正帰
還手段のインピーダンスを供給し、 ドライバ手段がその状態を変えて入力位置に復帰するこ
とを命ずる出力信号を生ずるのに十分な時間であるだけ
のように、出力としての入出力ピンの布置を時間調整し
、 各負荷回路に対して正しい状態を貯え、かつ、ドライバ
手段に対して正しい状態を生じさせ、 各負荷回路の現実の状態を監視し、 監視された状態を正しい状態と比較し、 回路の現実の状態が正しい状態とは異なつていれば、警
告を出すか、シヤツトダウンするか、保護手段をとるか
、他の方法をとるか、あるいは出力命令を再び試みるか
を決定することからなることを特徴とする、負荷回路の
診断および保護の方法。 - （１０）さらに、負荷に対する電源回路を完全にするた
めの入力および出力を有するドライバ手段が端子ピンと
負荷との間に接続され、 負荷状態を反映するためにドライバ手段の出力からドラ
イバ手段の入力ヘ戻す正帰還手段が負荷と端子ピンとの
間に接続されてなる、 特許請求の範囲第９項記載の方法。 - （１１）ドライバ手段がアンプからなり、帰還手段が抵
抗からなる特許請求の範囲第１０項記載の方法。 - （１２）ドライバ手段がインバータからなり、帰還手段
が抵抗と直列のインバータからなる特許請求の範囲第１
０項記載の方法。 - （１３）ドライバ手段が２つの直列インバータからなり
、帰還手段が抵抗からなる特許請求の範囲第１０項記載
の方法。 - （１４）ドライバ手段が抵抗と、 エミツタがアースされ、コレクタが負荷の一方に接続さ
れ、負荷のもう一方が電源に接続されたトランジスタと
、 該トランジスタのベースと端子ピンとの間に接続された
抵抗とからなり、 正帰還手段が負荷とアース間に接続された抵抗分割回路
と、 入力が該抵抗分割回路の中点に接続されたインバータと
、 抵抗分割回路の中点とアース間に接続されたコンデンサ
と、 インバータの出力と端子ピンとの間に接続された抵抗と
、 からなる特許請求の範囲第１０項記載の方法。 - （１５）ドライバ手段が入力が端子ピンに接続されたイ
ンバータと、 コレクタが負荷の一方に接続され、エミツタがアースさ
れ、負荷のもう一方が電源に接続されたトランジスタと
、 該トランジスタのベースとインバータの出力との間に接
続された抵抗とからなり、 正帰還手段が負荷とインバータの入力との間に接続され
た抵抗と、 インバータの入力とアース間に並列接続された抵抗とコ
ンデンサとからなる特許請求の範囲第１０項記載の方法
。 - （１６）ドライバ手段がコレクタが負荷の一方に接続さ
れエミッタがアースされ、負荷のもう一方が電源に接続
された第１のトランジスタと、 エミツタが電源に接続された第２のトランジスタと、該
第２のトランジスタのコレクタと第１のトランジスタの
ベースとの間に接続された抵抗と、 第２のトランジスタのベースと端子ピンとの間に接続さ
れた抵抗とからなり、 正帰還手段が負荷と端子ピンの間に接続された抵抗と、
端子ピンとアース間に並列接続された抵抗とコンデンサ
とからなる特許請求の範囲第１０項記載の方法。 - （１７）ドライバ手段がエミツタが電源に接続されコレ
クタが負荷に接続され負荷のもう一方がアースされた第
１のトランジスタと、 該第１のトランジスタのコレクタと電源との間に接続さ
れた抵抗と、 エミツタがアースされた第２のトランジスタと、該第２
のトランジスタのベースと端子ピンとの間に接続された
抵抗と、 第２のトランジスタのコレクタと第１のトランジスタの
ベースとの間に接続された抵抗とからなり、正帰還手段
が負荷と端子ピンとの間に接続された抵抗と、 端子ピンとアース間に並列接続された抵抗とコンデンサ
とからなる 特許請求の範囲第１０項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US597905 | 1984-04-09 | ||
| US06/597,905 US4612638A (en) | 1984-04-09 | 1984-04-09 | Diagnostic protection circuit and method using tri-state control and positive feedback |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61841A true JPS61841A (ja) | 1986-01-06 |
| JP2514789B2 JP2514789B2 (ja) | 1996-07-10 |
Family
ID=24393399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60073657A Expired - Lifetime JP2514789B2 (ja) | 1984-04-09 | 1985-04-09 | 診断保護回路および診断保護方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4612638A (ja) |
| EP (1) | EP0163845B1 (ja) |
| JP (1) | JP2514789B2 (ja) |
| CA (1) | CA1226902A (ja) |
| DE (1) | DE3571699D1 (ja) |
| MX (1) | MX157769A (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706561A (en) * | 1984-10-25 | 1987-11-17 | Genicom Corporation | Printing activator test circuit generating back EMF |
| US5263170A (en) * | 1985-02-16 | 1993-11-16 | Omron Tateisi Electronics, Co. | Monitor circuit for detecting noise conditions through input output coincidence comparison |
| US5182803A (en) * | 1986-12-12 | 1993-01-26 | Heidelberger Druckmaschinen Ag | System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter |
| US4860210A (en) * | 1987-03-06 | 1989-08-22 | Chrysler Motors Corporation | Method of determining and using a filtered speed error in an integrated acceleration based electronic speed control system for vehicles |
| US4890231A (en) * | 1987-03-06 | 1989-12-26 | Chrysler Motors Corporation | Method of disabling a resume switch in an electronic speed control system for vehicles |
| US4849892A (en) * | 1987-03-06 | 1989-07-18 | Chrysler Motors Corporation | Method of determining and using an acceleration correction in an integrated acceleration based electronic speed control system for vehicles |
| US4896267A (en) * | 1987-03-06 | 1990-01-23 | Chrysler Motors Corporation | Electronic speed control system for vehicles, a method of determining the condition of a manual transmission clutch and of a park/neutral gear in an automatic transmission |
| DE3724926A1 (de) * | 1987-07-28 | 1989-02-09 | Bayerische Motoren Werke Ag | Schaltungsanordnung zur ueberpruefung der zuleitungen eines schalters oder sensors |
| US4901561A (en) * | 1988-04-29 | 1990-02-20 | Chrysler Motors Corporation | Throttle position sensor data shared between controllers with dissimilar grounds |
| US4955336A (en) * | 1988-04-29 | 1990-09-11 | Chrysler Corporation | Circuit for determining the crank position of an ignition switch by sensing the voltage across the starter relay control and holding an electronic device in a reset condition in response thereto |
| US4887512A (en) * | 1988-04-29 | 1989-12-19 | Chrysler Motors Corporation | Vent reservoir in a fluid system of an automatic transmission system |
| US5017910A (en) * | 1989-08-24 | 1991-05-21 | Deere & Company | Intermittent fault detection system |
| US5218682A (en) * | 1991-05-10 | 1993-06-08 | Chrysler Corporation | Two-way handshake circuit and method for communication between processors |
| US5510950A (en) * | 1994-10-05 | 1996-04-23 | Ford Motor Company | Method and circuit for controlling and monitoring a load |
| US5694282A (en) * | 1996-03-04 | 1997-12-02 | Ford Motor Company | Short circuit protection system |
| US5920452A (en) * | 1998-06-01 | 1999-07-06 | Harris Corporation | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load |
| US6246559B1 (en) * | 1999-03-26 | 2001-06-12 | Honeywell International Inc | Power controller with short circuit protection |
| US7259588B2 (en) * | 2003-07-29 | 2007-08-21 | Lexmark International Inc. | Tri-state detection circuit for use in devices associated with an imaging system |
| US7679370B2 (en) * | 2007-02-09 | 2010-03-16 | Delphi Technologies, Inc. | Controller having discrete driver circuitry connected to a single processor port |
| CN105683768B (zh) | 2013-09-06 | 2019-10-01 | 特灵国际有限公司 | 针对包括可变频率电动机驱动器的系统的诊断 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164323A (ja) * | 1982-03-25 | 1983-09-29 | Nissan Motor Co Ltd | 半導体スイツチ回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
| DE2824414C3 (de) * | 1978-06-03 | 1982-02-11 | Brown, Boveri & Cie Ag, 6800 Mannheim | Prüfschaltung |
| CH625932B (fr) * | 1979-05-31 | Ebauches Electroniques Sa | Circuit integre apte a reagir a la presence et a la nature d'un circuit recepteur exterieur. | |
| US4300085A (en) * | 1979-07-18 | 1981-11-10 | Hitachi Koki Company, Limited | Failure detection method and circuit for stepping motors |
| US4414863A (en) * | 1980-02-19 | 1983-11-15 | Deere & Company | Automatic electronic control for a power shift transmission |
| US4516076A (en) * | 1982-09-17 | 1985-05-07 | The Singer Company | Fault detection arrangement for relay switching system |
| US4449058A (en) * | 1983-03-14 | 1984-05-15 | Rockwell International Corporation | Load status monitoring apparatus |
-
1984
- 1984-04-09 US US06/597,905 patent/US4612638A/en not_active Expired - Lifetime
-
1985
- 1985-04-02 CA CA000478195A patent/CA1226902A/en not_active Expired
- 1985-04-02 MX MX204829A patent/MX157769A/es unknown
- 1985-04-03 EP EP85104083A patent/EP0163845B1/en not_active Expired
- 1985-04-03 DE DE8585104083T patent/DE3571699D1/de not_active Expired
- 1985-04-09 JP JP60073657A patent/JP2514789B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164323A (ja) * | 1982-03-25 | 1983-09-29 | Nissan Motor Co Ltd | 半導体スイツチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3571699D1 (en) | 1989-08-24 |
| CA1226902A (en) | 1987-09-15 |
| JP2514789B2 (ja) | 1996-07-10 |
| EP0163845B1 (en) | 1989-07-19 |
| MX157769A (es) | 1988-12-13 |
| US4612638A (en) | 1986-09-16 |
| EP0163845A1 (en) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61841A (ja) | 診断保護回路および診断保護方法 | |
| US4322769A (en) | Electric switch operation monitoring circuitry | |
| US5304935A (en) | Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states | |
| US5920452A (en) | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load | |
| JPH05196677A (ja) | 駆動回路の故障検出装置 | |
| JPH0291580A (ja) | 電気回路及び電気回路における欠陥検出方法 | |
| US4685053A (en) | Programmable controller with fault detection | |
| JPH033971B2 (ja) | ||
| US5193177A (en) | Fault indicating microcomputer interface units | |
| JPH0573157A (ja) | 電力素子通電回路の故障判別装置 | |
| JP2621481B2 (ja) | 駆動回路の診断方式 | |
| USRE33941E (en) | Power driver having short circuit protection | |
| JP3103423B2 (ja) | 負荷制御装置 | |
| JPH0142054Y2 (ja) | ||
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| KR930008680B1 (ko) | 이상검출표시 회로가 내장된 반도체 소자 | |
| JPH06214895A (ja) | バス監視方法 | |
| JP3256273B2 (ja) | 駆動回路の異常検出装置 | |
| EP0371296B1 (en) | Microcomputer interface arrangement | |
| JP3555772B2 (ja) | 負荷異常検知回路 | |
| JPS6043548B2 (ja) | デジタル出力回路の動作確認方式 | |
| US4358755A (en) | Signal selection circuit | |
| JPH0619099Y2 (ja) | オープンコレクタ信号伝送ラインの断線検出回路 | |
| JPS58135471A (ja) | 複数負荷駆動回路の異常検出方法 | |
| JP3248732B2 (ja) | リレー駆動回路 |