JPS6182579A - ピクセルアレイの読み出し方法 - Google Patents

ピクセルアレイの読み出し方法

Info

Publication number
JPS6182579A
JPS6182579A JP60151236A JP15123685A JPS6182579A JP S6182579 A JPS6182579 A JP S6182579A JP 60151236 A JP60151236 A JP 60151236A JP 15123685 A JP15123685 A JP 15123685A JP S6182579 A JPS6182579 A JP S6182579A
Authority
JP
Japan
Prior art keywords
output
pulse
counter
vertical lines
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60151236A
Other languages
English (en)
Other versions
JP2514790B2 (ja
Inventor
Ryuji Kondo
近藤 隆二
Teitsushiyu Giru
ギル テイツシユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Publication of JPS6182579A publication Critical patent/JPS6182579A/ja
Application granted granted Critical
Publication of JP2514790B2 publication Critical patent/JP2514790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1568Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779Circuitry for scanning or addressing the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は一般に固体画像上ンサ、とりわけ電子スチール
カメラに使用するための固体画像センサに関する。
[従来技術] 第1図は本発明に関連する従来の基本型画像上ンサを示
す。ピクセルアレイ12は行と列に配置された個々の感
光性ビクセル(画素)のマトリクスとして形成されてい
る。電荷は、画素上の電荷がリセットされた後の、画素
にあたる光線の強さに応じた量でそれぞれのビクセルに
蓄積される。
より詳しく述べると、先ずそれぞれのビクセル中のコン
デンサが所定のレベルに充電され、次にアレイは所定の
期間だけ画像光線に露出される。露出時間中、それぞれ
のビクセル中に当初蓄積された電荷は、露出時間中、ヒ
リセルにあたる光線の強さに比例する量だけ消耗される
露出に引続き、垂直ジフトレジスタ11からの出力線は
連続的に作動して、行ごとにピクセルアレイ12中に蓄
積された電荷を読出す。すなわち、垂直シフトレジスタ
11の第1出力線16はまずパルスの印加により起動せ
しめられる。線16の起動に引き続き、水平型シフトレ
ジスタ14は出力スイッチ13を介して、線16により
起動されたピクセルアレイ12の行から抜き出された電
荷を読出すように動作する。垂直シフトレジスタ11の
次の出力線が起動され、水平型シフトレジスタ14は再
び循環してピクセルアレイ12の次の行を続出す。この
プ四セスは、垂直シフトレジスタ11の最後の出力線1
7が起動しおわるまで継続され、この時点ではピクセル
アレイ12の全ピクセルの電荷は、出力スイッチ16を
介して逐次ビデオ出力misへと読出されている。
第2図は、垂直シフトレジスタ11からビクセ/I/7
L/イ12へのパルスの印加を示す波形図である。上述
したように、露出の前にピクセルアレイ12を所定の一
様な状態にリセットしておくことが必要である。このこ
とがなされないと、例えば暗電流に帰因する露出前の蓄
積された電荷は、次の露出動作に応じたレベルをそこな
い、ひいては     。
出力のひずみを生じてしまう。ヒリセルアレイをリセッ
トするため、露出に先立って第2図に示すパターンでピ
クセルアレイ12を1度または2度走査することが従来
実施されてきた。しかし、アレイを走査するのに要する
総時間は平均的な露出時間と比較して長すぎる。従って
、スチールカメ′うでは、シャッターを押してから、実
際の露出が行なわれるまでかなりの遅延が生ずる。
更に、明画像の存在で、アレイ12の画素は従来の配置
による固定的な読出し時間の故に飽和状態になってしま
うので、ピクセルアレイ12にあたる光景を制御するた
めの機械的なシャッタを設けることが必要であった。
[発明が解決すべき問題点及び手段] 従って本発明の目的は上述の欠点を除去した画像センサ
と、画像センサの作動方法とを提供することである。
この目的は本発明の他の目的とともに、アレイのそれぞ
れの垂直線に、時間的に密接した2つの連続的な起動パ
ルスを印加し、かつ@2の起動パルスにのみ応答してア
レイから読出された情報を記憶する段階を含むピクセル
アレイの読出し方法によって達成される。有利には、画
像光線の強さ、または少なくともその近似値が検出され
、それぞれの組線上のそれぞれ2つの連続的起動パルス
間の時間間隔は、検出された強度に従って変化する。
本明細書で使用する「時間的に密接した連続的な」とい
う用語は、ピクセルアレイ全体を読出すのに要する総時
間と比較して短かい時間間隔を意味するO 更に、本発明の目的は読出しパルスをアレイおよびアレ
イのそれぞれの行のそれぞれの画素位置に連結された複
数個の水平出力線に供給するための複数個の入力線を有
するピクセルアレイと、水平型シフトレジスタと、水平
型シフトレジスタの出力に連結された制御入力およびア
レイの水平線に連結されたデータ入力を有し、水平型シ
フトレジスタからのパルスに応答して一時に1本の水平
線を連続的に出力端子に連結するための出力スイッチと
、アレイのそれぞれの垂直線に連結された出力を双方が
有する第1および第2の垂直シフトレジスタと、第1お
よび第2のシフトレジスタを交番で起動せしめ、所定数
の段を介してパルスをシフトせしめるための装置とを含
む画像センサにより達成される。起動装置の動作はカメ
ラのシャッタボタンを押すと開始される。更に、起動装
置は画像光線の弛さに応答してパルスの所定のタイミン
グを変化させて、アレイの蕗出時間を有効にセットする
。このために、起動装置は検出される画像の光線強度に
従って変化するfitの信号を発生する光センサと、セ
ンサからの出力信号をデジタル値に変換するためのアナ
ログ−デジタル変換器と、カウンタと、前記アナログ−
デジタル変換器のデジタル出力を前記カウンタの出力と
比較し、かつ、アナログ−デジタル変換器とカウンタの
出力が等しい場合には出力部にパルスを発生するための
デジタル比較器と、比較器の出力部にパルスが発生され
るごとに、第1の垂直シフトレジスタと第2の垂直シフ
トレジスタの間のクロックイ6号の接続を切換えるため
の開閉回路とを含むことができる。更に、本装誼は出力
スイッチの出力部に発生される出力信号をデジタル形式
に変換するためのtg2のアナログ−デジタル変換器と
、第2のアナログ−デジタル変913により発生される
デジタル出力を記憶するためのフレームメモリーと、フ
レームメモリをアドレスするためのアドレスカウンタと
、アドレスカウンタにクロックパルスを印加して、アレ
イのそれぞれの垂直線に印加された第2のパルスに応答
してアレイから読出されたデータに関してだけ、ピクセ
ルアレイからのデータをアドレスカウンタに記憶せしめ
るための第2の開閉装置とを有する。
本発明の重要な点は、ピクセルアレイ12のそれぞれの
垂直線は時間的に密接し連続して2度起動される。第1
の起動により線はクリヤされ、一方第2の起動は実際の
読出し動作に利用される。
各線の2度の起動間の時間間隔を変化させることにより
、実効露出時間が決定される。このことにより、機械的
シャッタは不要となる。
[実施例コ さて第3図の構成図は本発明にもとづき構成された画像
センサの有利な実施例を示すものであり、この第3図を
参照しつつ本発明の詳細な説明する。
ピクセルアレイ12、出力スイッチ15および水平型シ
フトレジスタ14は第1図に示す従来型の構造と構成と
同一のものである。本発明にもとづき、2個の垂直シフ
トレジスタ21と22が設けられている。垂直シフトレ
ジスタ21および22からの出力線はいずれもピクセル
アレイ12の同類順序の垂直線に連結されている。すな
わち、双方のシフトレジスタ21と22からの1番目の
出力はピクセルアレイ12の1番目の垂直線に1されて
いる。(′垂直°″という用語は線が物理的に延在する
方向というよりはむしろ、これらの線が走査される方向
を示すために使用されている。)シフトレジスタ駆動回
路60はシフトレジスタ21と22の動作を制御するた
めに設けられている。シフトレジスタ駆動回路60は光
線強度センサ41を含み、その出力はデジタル形式に変
換するためにアナログ−デジタル変換器44に印加され
る。センサ41の配置は、センサの出力電圧は画例光線
の強度が増すと減少するようになっている。アナログ−
デジタル変換器44のデジタル出力は比較器45の1つ
の入力ボートに印加され、比較器45の別の入力ボート
は2進カウンタ46(D テシ*ル出力を受ける。カウ
ンタ43は、シャッタボタンが押されると発生されるパ
ルス信号5TARTによりリセットされ、かつアナログ
−デジタル比較器44とカウンタ43からの出力が同一
であることを示すパルスが比較器45の出力部に発生さ
れるごとにリセットされる。この動作を実施するため、
比較器45の出力は、ORゲート42を用いて5TAR
Ti号とともに論理和演算(logically  0
red)される。比較器45の出力はトグル型アリツブ
フロップ46に印加すれ、7リツプフロツプ46のリセ
ット入力部は5TART信号をも受ける。フリップフロ
ップ46のQおよびQ出力はそれぞれFITスイッチ2
3と24の制御ゲートに印加され、PETスイッチ23
と24のリースは第1のクロック信号φ工を受ける。I
MCTスイッチ23および24のドレンはそれぞれシフ
トレジスタ21と22のクロック端子に接続されている
。(スイッチ23の場合はFETスイッチ49を経由) 第2の比較器47はまたカウンタ46の第1の人力ボー
トの出力を受ける。比較器47の第2の入力ポートはア
ナログ−デジタル変換器44の出力を受ける。しかし、
出力線はその接続部で位置1つぶんだけ下方にシフトさ
れているので、比較器47の第2の入力ポートは有効に
Jの値を受ける。比fL1947の出力はD型フリップ
−フロップ48のクロック入力に連結され、そのD入力
は論理的1工”状態に相当する電圧に接続されている。
7リツブー70ツブのリセット入力は5ITART信号
を受ける。7リツプーフロツブのQ出力はFETスイッ
チ23の制御電流経路(ソースドレン)と直列に連結さ
れた制御電流経路を有するIFEiTFETスイッチ4
9−トに連結されている。
R−S7リップフロップのS(セット)入力は比較器4
5の出力を受け、一方、そのR(IJ上セツト入力はD
Rアゲート8を経由して比較器47の出力と5TART
信号を受ける。フリップ−70ツブ69のQ出力はFE
Tスイッチ66のゲートに連結され、そのソースはクロ
ック信号Φ2を受ける。FETスイッチ66のドレンは
アドレスカウンタ34のクロック入力に印加され、その
リセット入力は5TART信号線に接続されている。
アナログ−デジタル変換器67によりデジタル形式に変
換された後、出力スイッチ16の出力端子にて発生され
、ピクセルのそれぞれの1つの出力に相当する瞬間値を
有するビデオ出力信号は、フレームメモリ66のデータ
入力部に印加される。
アナログ−デジタル変換器37からのビデオ信号サンプ
ルがフレームメモリ36に記憶されるアドレスは、アド
レスカウンタ34から供給される。
フレームメモリ66の出力は例えば後に表示されるよう
にデータレコーダに印加されることができる。
カメラのシャッタボタンが押された際の動作においては
、カウンタ46.7リツプーフロツプ46゜り 48、垂直のシフトレジスタ21.22およびアドレス
カウンタ34は、第3図に示すように5TART信号を
介して初期状態にリセットされる。
すなわち、カウンタ46はゼロにリセットされ、7リツ
プー70ツブ46の見出力は゛工2状態にあり、垂直の
シフトレジスタ21と22は、ピクセルアレイ12の垂
直線に接続された最下位の出力線の1つ手前の出力線上
に“工゛″がある状態にセットされ、アドレスカウンタ
34はゼロにリセットされる。シフトレジスタ21.2
2の場合、データが既にシフトされた後、このようなレ
ジスタを単にクリヤすることは一般に不可能であるため
、真の6リセット状態機能は実際には行なわれない。一
般に、レジスタ21.22のりセットは先行するサイク
ルの終端にてレジスタを0空にする”に十分な数のクロ
ックパルスが印加されるよう保証することによって達成
される。始動時に、上述の方法でバエ1がロードされる
。次に、5TART信号によりクロックされることによ
りデジタル値2Jがアナログ−デジタル変換器44によ
り出力される。
この状態で、lFETスイッチ26はONに切換えられ
る。しかし、カウンタ46の出力のカウント値はいまだ
J以下であるので、比較器47によっていまだにパルス
は出力されていないため、7リツプー70ツブ48はリ
セット状態に留まり、それによりFil:Tスイッチ4
9はoffに切換わり、従ってクロックパルスが垂直の
シフトレジスタ21のクロック人力に印加されることが
妨げられる。カウンタ46のデジタル出力値がJに達す
ると、比較器47は7リツプープロツプをクロックする
パルスを発生して、IFIC’I’スイッチ49の制御
ゲートに1工°゛を印加しかくして垂直シフトレジスタ
21の入力部に(j)クロックパルス中、を印加するこ
とが可能にされる。FETスイッチ49は走査の動作中
を通して、すなわちシャッターが再度押され、パルス信
号5TARTが発生されるまで、ON状態に留まる。
カウンタの出力が2jの値に達すると、比較器45に7
リツプープロツプ46をトグルし、DRアゲート2を経
てカウンタをリセットするパルスを出力する。これによ
りFETスイッチ26をoffに切換え、Flu’スイ
ッチ24をONに切換える機能も達成され、シフトレジ
スタ22にクロックパルスを印加することが可能になる
。次に垂直のシフトレジスタ22は2J段を面してその
出力線に沿って順次パルスをシフトする。パルスがシフ
トレジスタ22の27@目の段に達すると、すなわち比
較器45がカウンタの2Jカウントへの到達により再び
出力パルスを発生すると、カウンタ43はリセットされ
、PFiTFETスイッチ66fに切換わり、711!
’rスイツチ26は再度ONに切換わり、それによりシ
フトレジスタ21のJ+iの段、すなわちシフトが初期
のシフト動作で停止していた段に続く段がらのパルスは
J十2J段へとシフトされる。この走査動作はピクセル
7L、イ12の全ての垂直線が2つのパル3を受けるま
で継続される。
ピクセルアレイ12の垂直線が、2番目のパルスを受け
ている時、すなわち2つのシフトレジスタのそれぞれの
各シフト類の前半部に、R−Sフリップ−70ツブ39
のq出力は、アリツブ70ツブ69が比較器45の出力
によりセットされるので′1′′であり、がくしてFE
Tスイッチ66はONに切換って、アドレスカウンタ6
4へのクロックパルス+2への印加が可能となる。2つ
のシフトレジスタのそれぞれの、各シフ) IE+の後
半部では、Jのカウントに達した時、フリップ−フロッ
プ69はORゲート68を経由して比較器47によりリ
セットされるので、フリップ−70ツブ39のq出力は
OIIである。この場合、FETスイッチ66はoff
に切換わり、クロックパルス中2のアドレスカウンタ6
4への印加は抑止される。従ってアドレスカウンタ34
はピクセルアレイ12の各垂直線の2番目の読出しに関
してだけフレームメモリ36に前進アドレスを供給する
各垂直編上の第1の走査パルスに応答して読出されたデ
ータ(第1垂直シフトレジスタ21から与えられたデー
タ)は、暗流および所望ではない露出値だけを表わすも
のであり、破棄される。(例えばその上に引続き書込む
ことによって)ヒリセルアレイ12の垂直線のそれぞれ
に印加された第2のパルスに応答して読出され、実際の
画像を表わすビデオ信号値はフレームメモリ66に記憶
される。
この走査動作にて作成されるパルスパターンは第4図に
示しである。図では、2J−6であると仮定しである。
段1内至3は、フリップフロップ48が71CTスイツ
チ49をONに切換えた直後に、第1の垂直シフトレジ
スタ21により供給されたパルス類51で第1に走査さ
れる。
段1内至6は次に、パルスFJB52で、第2の垂直シ
フトレジスタ22により走査される。これに引りき、段
4内至9が第1の垂直シフトレジスタ21により供給さ
れたパルス類56により走査さt’L6゜この同一の走
査パターンは、ピクセルアレイ12の全ての垂直線が2
つの走査パルスを受けるまで、パルスPc154,55
etaにより順次反復される。
光線の強さが変化すると共に、2Jのイ(ムは変化する
。すなわち、光線の強さが増すと、2Jの値は減少する
。何故ならば、センサ41の出力電圧は受けた光線の強
さが増すのに応じて減少するからである。この場合、ピ
クセルアレイ12のft意の1つの垂直線上の2つのパ
ルスは相互に時間的により接近する。各編上の2つのパ
ルスti」の時間は実効露出時間を決定するので、露出
時開は検出された光線の強さに応じて変化することが容
易に理解できる。従って、本発明を利用すれば4mh的
シャッターは不要である。
これで本’AF’Aの有利な実施例の説明を終える。
これまで有利な実施例について説明してきたものの、こ
の分野の専門家には、本発明の精神と範囲を逸脱するこ
となく、多くの変更および修正が可能であることは明白
であろう。
【図面の簡単な説明】
第1図は本発明と関連する、基本型が同一の従来型画偉
センサ回路の構成図、 第2図は、第1図に示す装置のピクセルアレイの垂直線
に印加される起動パルスを示すタイミング図、 弔6図は、本発明にもとづきM成された画像上ンサの構
成図、 第4図は、第3図の装置のピクセルアレイへの垂M パ
ルスのh」加を示すタイミング図である。 図中符号; 12・・ピクセルアレイ 16・・吊刀スイッチ 14・・水平型シフトレジスタ 21.22・・重置シフトレジスタ 23.24・・7ICTスイツチ 60・・シフトレジスタ駆動回路 66・・FETスイッチ 64・・アドレスカウンタ 66・−フレームメモリ 67・・アナ−デジ変換器 68・・ORゲート 69・・フリップ−7はツブ 41・・光線強度センサ 46・・2運カウンタ 44・・アナ−デジ変換器 45.47−・比較器 48・・7リツプーフロツプ 49・・FETスイッチ 代理人 弁理士(8107”)佐々木 4j  隆(ほ
か2名) 第  1  図 ]6 第  2  図

Claims (5)

    【特許請求の範囲】
  1. (1)アレイのそれぞれの垂直線に、時間的に密接した
    2つの連続的な起動パルスを与え、前記起動パルスに応
    答して前記アレイから読出された情報を前記起動パルス
    の第2の起動パルスに関してだけ記憶することを特徴と
    するピクセルアレイの読出し方法。
  2. (2)更に入射光線の強さを検出し、かつ検出された入
    射光線に応じて前記2つの連続的な起動パルス間の時間
    間隔を制御する段階を有することを特徴とする特許請求
    の範囲第1項記載の方法。
  3. (3)a)起動パルスを第1組の垂直線に連続的に与え
    、 b)引き続き起動パルスを、少なくとも部分的に前記第
    1組の垂直線と重なる前記第2組の垂直線に与え、 c)各々がより高順位の垂直線を含んでいる連続する第
    1及び第2組の垂直線に於いて、N番目の垂直線が2つ
    の起動パルスを受けるまで前記a)及びb)段階を反復
    的に繰り返すことを特徴とする、N個の垂直線を有する
    ピクセルアレイの読出し方法。
  4. (4)更に d)入射光線の強さを検出し、 e)前記第1組及び第2組の垂直線の数を、検出された
    入射光線の強さに応じて、入射光線の強さが減少する時
    は増加するように増加する時は減少するように変化させ
    ること、 を特徴とする特許請求の範囲第3項に記載の方法。
  5. (5)後続の前記第1組の垂直線は、前記第1組が部分
    的に前記第2組と重なるのと同様に前記第2組の垂直線
    と部分的に重なることを特徴とする特許請求の範囲第3
    項記載の方法。
JP60151236A 1984-07-13 1985-07-11 ピクセルアレイの読み出し方法 Expired - Fee Related JP2514790B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US630601 1984-07-13
US06/630,601 US4573076A (en) 1984-07-13 1984-07-13 Image sensor including a repeating read function

Publications (2)

Publication Number Publication Date
JPS6182579A true JPS6182579A (ja) 1986-04-26
JP2514790B2 JP2514790B2 (ja) 1996-07-10

Family

ID=24527831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60151236A Expired - Fee Related JP2514790B2 (ja) 1984-07-13 1985-07-11 ピクセルアレイの読み出し方法

Country Status (2)

Country Link
US (1) US4573076A (ja)
JP (1) JP2514790B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517544B2 (ja) * 1985-07-08 1996-07-24 キヤノン株式会社 撮像装置
US4870493A (en) * 1986-08-01 1989-09-26 Hitachi, Ltd. Solid-state matrix array imaging device controlled by vertical scanning registers for read-out and for photo-sensitivity control
US4959723A (en) * 1987-11-06 1990-09-25 Canon Kabushiki Kaisha Solid state image pickup apparatus having multi-phase scanning pulse to read out accumulated signal
JP2702955B2 (ja) * 1988-03-11 1998-01-26 株式会社日立製作所 固体撮像装置
US5144447A (en) * 1988-03-31 1992-09-01 Hitachi, Ltd. Solid-state image array with simultaneously activated line drivers
US5258845A (en) * 1989-05-19 1993-11-02 Canon Kabushiki Kaisha Solid-state image sensor driving device with signal synthesizing
US5138459A (en) * 1990-11-20 1992-08-11 Personal Computer Cameras, Inc. Electronic still video camera with direct personal computer (pc) compatible digital format output
US6856349B1 (en) * 1996-09-30 2005-02-15 Intel Corporation Method and apparatus for controlling exposure of a CMOS sensor array
US6335757B1 (en) 1997-09-02 2002-01-01 Bojko Vodanovic CCD imaging device for high speed profiling
KR19990084630A (ko) 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
JP2001251557A (ja) * 1999-12-27 2001-09-14 Canon Inc エリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法
US7106367B2 (en) * 2002-05-13 2006-09-12 Micron Technology, Inc. Integrated CMOS imager and microcontroller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111295A (en) * 1978-02-21 1979-08-31 Toshiba Corp Driving system of electric charge transfer type immage sensor
JPS5791081A (en) * 1980-11-27 1982-06-07 Fujitsu Ltd Drive system for charge injection device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1425421A (en) * 1972-01-31 1976-02-18 Hitachi Ltd Photosensor driving system
US3934161A (en) * 1974-04-29 1976-01-20 Texas Instruments Incorporated Electronic shutter for a charge-coupled imager
JPS55145481A (en) * 1979-04-28 1980-11-13 Canon Inc Mos image sensor
JPS5795776A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Solid-state image pickup device
FR2533056B1 (fr) * 1982-09-14 1987-05-15 Thomson Csf Imageur a transfert de lignes et camera de television comportant un tel imageur
JPH0744661B2 (ja) * 1982-12-14 1995-05-15 オリンパス光学工業株式会社 固体撮像装置
JPS59153381A (ja) * 1983-02-22 1984-09-01 Junichi Nishizawa 2次元固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111295A (en) * 1978-02-21 1979-08-31 Toshiba Corp Driving system of electric charge transfer type immage sensor
JPS5791081A (en) * 1980-11-27 1982-06-07 Fujitsu Ltd Drive system for charge injection device

Also Published As

Publication number Publication date
JP2514790B2 (ja) 1996-07-10
US4573076A (en) 1986-02-25

Similar Documents

Publication Publication Date Title
JP2787710B2 (ja) 光電変換装置の信号補正装置
US4523829A (en) Automatic focus detecting device
JPS6182579A (ja) ピクセルアレイの読み出し方法
US4597014A (en) Solid-state image pickup device
KR19990039254A (ko) 동화상 카메라 시스템에서 리드아웃 방법 및 그 장치
JPS61114647A (ja) 画像読取装置
US5442465A (en) Apparatus and method for controlling a linear imaging device
JPH0265380A (ja) 撮像装置
EP0608130B1 (en) Solid-state imaging device with fast clock speed for improved image quality
JP4015242B2 (ja) Ccdカメラ
US5495289A (en) Fit solid state image sensor with flicker suppression
US5128533A (en) Photoelectric converting apparatus
JP2589477B2 (ja) ビデオカメラ
JPH01168171A (ja) イメージセンサ駆動回路
JP2877675B2 (ja) 固体撮像装置
EP0936809A2 (en) Image sensing apparatus and driving method thereof
CN110730317B (zh) 面阵传感器及其形成方法、工作方法
RU2145154C1 (ru) Устройство однократного формирования сигнала изображения
US4535231A (en) Photodetector output circuit
SU1334395A1 (ru) Устройство дл воспроизведени изображени
JP2877671B2 (ja) 固体撮像装置
JPH0312827B2 (ja)
JPH07154700A (ja) 固体撮像装置
JPH10336530A (ja) Ccdテレビカメラ
JPH1042200A (ja) 画像読み取り装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees