JP2514790B2 - ピクセルアレイの読み出し方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般に固体画像センサ、とりわけ電子スチー
ルカメラに使用するための固体画像センサに関する。

［従来技術」 第１図は本発明に関連する従来の基本型画像センサを
示す。ピクセルアレイ12は行と列に配置された個々の感
光性ピクセル（画素）のマトリクスとして形成されてい
る。電荷は、画素上の電荷がリセツトされた後の、画素
にあたる光線の強さに応じた量でそれぞれのピクセルに
蓄積される。より詳しく述べると、先ずそれぞれのピク
セル中のコンデンサが所定のレベルに充電され、次にア
レイは所定の期間だけ画像光線に露出される。露出時間
中、それぞれのピクセル中に当初蓄積された電荷は、露
出時間中、ピクセルにあたる光線の強さに比例する量だ
け消耗される。

露出に引続き、垂直ジフトレジスタ11からの出力線は
連続的に作動して、行ごとにピクセルアレイ12中に蓄積
された電荷を読出す。すなわち、垂直シフトレジスタ11
の第１出力線16はまずパルスの印加により起動せしめら
れる。線16の起動に引き続き、水平型シフトレジスタ14
は出力スイツチ13を介して、線16により起動されたピク
セルアレイ12の行から抜き出された電荷を読出すように
動作する。垂直シフトレジスタ11の次の出力線が起動さ
れ、水平型シフトレジスタ14は再び循環してピクセルア
レイ12の次の行を読出す。このプロセスは、垂直シフト
レジスタ11の最後の出力線17が起動しおわるまで継続さ
れ、この時点ではピクセルアレイ12の全ピクセルの電荷
は、出力スイツチ13を介して逐次ビデオ出力線18へと読
出されている。

第２図は、垂直シフトレジスタ11からピクセルアレイ
12へのパルスの印加を示す波形図である。上述したよう
に、露出の前にピクセルアレイ12を所定の一様な状態に
リセツトしておくことが必要である。このことがなされ
ないと、例えば暗電流に帰因する露出前の蓄積された電
荷は、次の露出動作に応じたレベルをそこない、ひいて
は出力のひずみを生じてしまう。ピクセルアレイをリセ
ツトするため、露出に先立つて第２図に示すパターンで
ピクセルアレイ12を１度または２度走査することが従来
実施されてきた。しかし、アレイを走査するのに要する
総時間は平均的な露出時間と比較して長すぎる。従つ
て、スチールカメラでは、シヤツターを押してから、実
際の露出が行なわれるまでかなりの遅延が生ずる。

更に、明画像の存在で、アレイ12の画素は従来の配置
による固定的な読出し時間の故に飽和状態になつてしま
うので、ピクセルアレイ12にあたる光量を制御するため
の機械的なシヤツタを設けることが必要であつた。

［発明が解決すべき問題点及び手段］ 従つて本発明の目的は上述の欠点を除去した画像セン
サと、画像センサの作動方法とを提供することである。

この目的は、ａ）起動パルスを第１組の垂直線に連続
的に与え、ｂ）引き続き起動パルスを、少なくとも部分
的に前記第１組の垂直線と重なる第２組の垂直線に与
え、ｃ）各々がより高順位の垂直線を含んでいる連続す
る第１及び第２の垂直線に於いて、Ｎ番目の垂直線が２
つの駆動パルスを受けるまで前記ａ）及びｂ）段階を反
復的に繰り返すことにより達成される。好ましくは、さ
らに、ｄ）入射光線の強さを検出し、ｅ）前記第１組及
び第２組の垂直線の数を、検出された入射光線の強さに
応じて、入射光線の強さが減少する時は増加するように
増加する時は減少するように変化させる。また、上記
ａ）乃至ｃ）段階は、後続の前記第１組の垂直線は、前
記第１組が部分的に前記第２組と重なるのと同様に前記
第２組の垂直線と部分的に重なる。

更に、本発明の目的は読出しパルスをアレイおよびア
レイのそれぞれの行のそれぞれの画素位置に連結された
複数個の水平出力線に供給するための複数個の入力線を
有するピクセルアレイと、水平型シフトレジスタと、水
平型シフトレジスタの出力に連結された制御入力および
アレイの水平線に連結されたデータ入力を有し、水平型
シフトレジスタからのパルスに応答して一時に１本の水
平線を連続的に出力端子に連結するための出力スイツチ
と、アレイのそれぞれの垂直線に連結された出力を双方
が有する第１および第２の垂直シフトレジスタと、第１
および第２のシフトレジスタを交番で起動せしめ、所定
数の段を介してパルスをシフトせしめるための装置とを
含む画像センサにより達成される。起動装置の動作はカ
メラのシヤツタボタンを押すと開始される。更に、起動
装置が画像光線の強さに応答してパルスの所定のタイミ
ングを変化させて、アレイの露出時間を有効にセツトす
る。このために、起動装置は検出される画像の光線強度
に従つて変化する量の信号を発生する光センサと、セン
サからの出力信号をデジタル値に変換するためのアナロ
グ−デジタル変換器と、カウンタと、前記アナログ−デ
ジタル変換器のデジタル出力を前記カウンタの出力と比
較し、かつ、アナログ−デジタル変換器とカウンタの出
力が等しい場合には出力部にパルスを発生するためのデ
ジタル比較器と、比較器の出力部にパルスが発生される
ごとに、第１の垂直シフトレジスタと第２の垂直シフト
レジスタの間のクロツク信号の接続を切換えるための開
閉回路とを含むことができる。更に、本装置は出力スイ
ツチの出力部に発生される出力信号をデジタル形式に変
換するための第２のアナログ−デジタル変換器と、第２
のアナログ−デジタル変換器により発生されるデジタル
出力を記憶するためのフレームメモリーと、フレームメ
モリをアドレスするためのアドレスカウンタと、アドレ
スカウンタにクロツクパルスを印加して、アレイのそれ
ぞれの垂直線に印加された第２のパルスに応答してアレ
イから読出されたデータに関してだけ、ピクセルアレイ
からのデータをアドレスカウンタに記憶せしめるための
第２の開閉装置とを有する。

本発明の重要な点は、ピクセルアレイ12のそれぞれの
垂直線は時間的に密接し連続して２度起動される。第１
の起動により線はクリヤされ、一方第２の起動は実際の
読出し動作に利用される。各線の２度の起動間の時間間
隔を変化させることにより、実効露出時間が決定され
る。このことにより、機械的シヤツタは不要となる。

なお、本明細書で使用する「時間的に密接した連続的
な」という用語は、ピクセルアレイ全体を読み出すのに
要する総時間と比較して短い時間間隔を意味する。

［実施例］ さて第３図の構成図は本発明にもとづき構成された画
像センサの有利な実施例を示すものであり、この第３図
を参照しつつ本発明を詳細に説明する。

ピクセルアレイ12、出力スイツチ13および水平型シフ
トレジスタ14は第１図に示す従来型の構造と構成と同一
のものである。本発明にもとづき、２個の垂直シフトレ
ジスタ21と22が設けられている。垂直シフトレジスタ21
および22からの出力線はいずれもピクセルアレイ12の同
類順序の垂直線に連結されている。すなわち、双方のシ
フトレジスタ21と22からのｉ番目の出力はピクセルアレ
イ12のｉ番目の垂直線に連結されている。（“垂直”と
いう用語は線が物理的に延在する方向というよりはむし
ろ、これらの線が走査される方向を示すために使用され
ている。） シフトレジスタ駆動回路30はシフトレジスタ21と22の
動作を制御するために設けられている。シフトレジスタ
駆動回路30は光線強度センサ41を含み、その出力はデジ
タル形式に変換するためにアナログ−デジタル変換器44
に印加される。センサ41の配置は、センサの出力電圧は
画像光線の強度が増すと減少するようになつている。ア
ナログ−デジタル変換器44のデジタル出力は比較器45の
１つの入力ポートに印加され、比較器45の別の入力ポー
トは２進カウンタ43のデジタル出力を受ける。カウンタ
43は、シヤツタボタンが押されると発生されるパルス信
号STARTによりリセツトされ、かつアナログ−デジタル
比較器44とカウンタ43からの出力が同一であることを示
すパルスが比較器45の出力部に発生されるごとにリセツ
トされる。この動作を実施するため、比較器45の出力
は、ORゲート42を用いてSTART信号とともに論理和演算
（logically Ored）される。比較器45の出力はトグル型
フリツプフロツプ46に印加され、フリツプフロツプ46の
リセツト入力部はSTART信号をも受ける。フリツプフロ
ツプ46のＱおよび出力はそれぞれFETスイツチ23と24
の制御ゲートに印加され、FETスイッチ23と24のリース
は第１のクロツク信号φＩを受ける。FETスイツチ23お
よび24のドレンはそれぞれシフトレジスタ21と22のクロ
ツク端子に接続されている。（スイツチ23の場合はFET
スイツチ49を経由） 第２の比較器47はまたカウンタ43の第１の入力ポート
の出力を受ける。比較器47の第２の入力ポートはアナロ
グ−デジタル変換器44の出力を受ける。しかし、出力線
はその接続部で位置１つぶんだけ下方にシフトされてい
るので、比較器47の第２の入力ポートは有効にＪの値を
受ける。比較器47の出力はＤ型フリツプ−フロツプ48の
クロツク入力に連結され、そのＤ入力は論理的“I"状態
に相当する電圧に接続されている。フリツプ−フロツプ
のリセツト入力はSTART信号を受ける。フリツプ−フロ
ツプのＱ出力はFETスイツチ23の制御電流経路（ソース
ドレン）と直列に連結された制御電流経路を有するFET
スイツチ49の制御ゲートに連結されている。

Ｒ−ＳフリツプフロツプのＳ（セツト）入力は比較器
45の出力を受け、一方、そのＲ（リセツト）入力はDRゲ
ート38を経由して比較器47の出力とSTART信号を受け
る。フリツプ−フロツプ39のＱ出力はFETスイツチ33の
ゲートに連結され、そのソースはクロツク信号φ₂を受
ける。FETスイツチ33のドレンはアドレスカウンタ34の
クロツク入力に印加され、そのリセツト入力はSTART信
号線に接続されている。

アナログ−デジタル変換器37によりデジタル形式に変
換された後、出力スイツチ13の出力端子にて発生され、
ピクセルのそれぞれの１つの出力に相当する瞬間値を有
するビデオ出力信号は、フレームメモリ36のデータ入力
部に印加される。アナログ−デジタル変換器37からのビ
デオ信号サンプルがフレームメモリ36に記憶されるアド
レスは、アドレスカウンタ34から供給される。フレーム
メモリ36の出力は例えば後に表示されるようにデータレ
コーダに印加されることができる。

カメラのシャツタボタンが押された際の動作において
は、カウンタ43、フリツプ−フロツプ46,48,垂直のシフ
トレジスタ21,22およびアドレスカウンタ34は、第３図
に示すようにSTART信号を介して初期状態にリセツトさ
れる。すなわち、カウンタ43はゼロにリセツトされ、フ
リツプ−フロツプ46の出力は“I"状態にあり、垂直の
シフトレジスタ21と22は、ピクセルアレイ12の垂直線に
接続された最下位の出力線の１つ手前の出力線上に“I"
がある状態にセツトされ、アドレスカウンタ34はゼロに
リセツトされる。シフトレジスタ21,22の場合、データ
が既にシフトされた後、このようなレジスタを単にクリ
ヤすることは一般に不可能であるため、真の“リセツ
ト”機能は実際には行なわれない。一般に、レジスタ2
1,22のリセツトは先行するサイクルの終端にてレジスタ
を“空にする”に十分な数のクロツクパルスが印加され
るよう保証することによつて達成される。始動時に、上
述の方法で“I"がロードされる。次に、START信号によ
りクロツクされることによりデジタル値2Jがアナログ−
デジタル変換器44により出力される。

この状態で、FETスイツチ23はONに切換えられる。し
かし、カウンタ43の出力のカウント値はいまだＪ以下で
あるので、比較器47によつていまだにパルスは出力され
ていないため、フリツプ−フロツプ48はリセツト状態に
留まり、それによりFETスイツチ49はoffに切換わり、従
つてクロツクパルスが垂直のシフトレジスタ21のクロツ
ク入力に印加されることが妨げられる。カウンタ43のデ
ジタル出力値がＪに達すると、比較器47はフリツプ−フ
ロツプをクロツクするパルスを発生して、FETスイツチ4
9の制御ゲートに“I"を印加しかくして垂直シフトレジ
スタ21の入力部に（ｊ）クロツクパルスφ₁を印加する
ことが可能にされる。FETスイツチ49は走査の動作中を
通して、すなわちシヤツターが再度押され、パルス信号
STARTが発生されるまで、ON状態に留まる。

カウンタの出力が2jの値に達すると、比較器45にフリ
ツプ−フロツプ46をトグルし、DRゲート42を経てカウン
タをリセツトするパルスを出力する。これによりFETス
イツチ23をoffに切換え、FETスイツチ24をONに切換える
機能も達成され、シフトレジスタ22にクロツクパルスを
印加することが可能になる。次に垂直のシフトレジスタ
22は2J段を通してその出力線に沿つて順次パルスをシフ
トする。パルスがシフトレジスタ22の2J番目の段に達す
ると、すなわち比較器45がカウンタの2Jカウントへの到
達により再び出力パルスを発生すると、カウンタ43はリ
セツトされ、FETスイツチ24はoffに切換わり、FETスイ
ツチ23は再度ONに切換わり、それによりシフトレジスタ
21のＪ＋１の段、すなわちシフトが初期のシフト動作で
停止していた段に続く段からのパルスはＪ＋2J段へとシ
フトされる。この走査動作はピクセルアレイ12の全ての
垂直線が２つのパルスを受けるまで継続される。

ピクセルアレイ12の垂直線が、２番目のパルスを受け
ている時、すなわち２つのシフトレジスタのそれぞれの
各シフト順の前半部に、Ｒ−Ｓフリツプ−フロツプ39の
Ｑ出力は、フリツプフロツプ39が比較器45の出力により
セツトされるので“1"であり、かくしてFETスイツチ33
はONに切換つて、アドレスカウンタ34へのクロツクパル
スφ₂への印加が可能となる。２つのシフトレジスタの
それぞれの、各シフト順の後半部では、Ｊのカウントに
達した時、フリツプ−フロツプ39はORゲート38を経由し
て比較器47によりりセツトされるので、フリツプ−フロ
ツプ39のＱ出力は“0"である。この場合、FETスイツチ3
3はoffに切換わり、クロツクパルスφ₂のアドレスカウ
ンタ34への印加は抑止される。従つてアドレスカウンタ
34はピクセルアレイ12の各垂直線の２番目の読出しに関
してだけフレームメモリ36に前進アドレスを供給する。
各垂直線上の第１の走査パルスに応答して読出されたデ
ータ（第１垂直シフトレジスタ21から与えられたデー
タ）は、暗流および所望ではない露出値だけを表わすも
のであり、破棄される。（例えばその上に引続き書込む
ことによつて）ピクセルアレイ12の垂直線のそれぞれに
印加された第２のパルスに応答して読出され、実際の画
像を表わすビデオ信号値はフレームメモリ36に記憶され
る。

この走査動作にて作成されるパルスパターンは第４図
に示してある。図では、2J＝６であると仮定してある。
段１内至３は、フリツプフロツプ48がFETスイツチ49をO
Nに切換えた直後に、第１の垂直シフトレジスタ21によ
り供給されたパルス順51で第１に走査される。

段１内至６は次に、パルス順52で、第２の垂直シフト
レジスタ22により走査される。これに引続き、第４内至
９が第１の垂直シフトレジスタ21により供給されたパル
ス順53により走査される。この同一の走査パターンは、
ピクセルアレイ12の全ての垂直線が２つの走査パルスを
受けるまで、パルス順54,55etcにより順次反復される。

光線の強さが変化すると共に、2Jの値は変化する。す
なわち、光線の強さが増すと、2Jの値は減少する。何故
ならば、センサ41の出力電圧は受けた光線の強さが増す
のに応じて減少するからである。この場合、ピクセルア
レイ12の任意の１つの垂直線上の２つのパルスは相互に
時間的により接近する。各線上の２つのパルス間の時間
は実効露出時間を決定するので、露出時間は検出された
光線の強さに応じて変化することが容易に理解できる。
従つて、本発明を利用すれば機械的シヤツターは不要で
ある。

これで本発明の有利な実施例の説明を終える。これま
で有利な実施例について説明してきたものの、この分野
の専門家には、本発明の精神と範囲を逸脱することな
く、多くの変更および修正が可能であることは明白であ
ろう。

【図面の簡単な説明】

第１図は本発明と関連する、基本型が同一の従来型画像
センサ回路の構成図、 第２図は、第１図に示す装置のピクセルアレイの垂直線
に印加される起動パルスを示すタイミング図、 第３図は、本発明にもとづき構成された画像センサの構
成図、 第４図は、第３図の装置のピクセルアレイへの垂直パル
スの印加を示すタイミング図である。 図中符号； 12……ピクセルアレイ 13……出力スイツチ 14……水平型シフトレジスタ 21,22……垂直シフトレジスタ 23,24……FETスイツチ 30……シフトレジスタ駆動回路 33……FETスイツチ 34……アドレスカウンタ 36……フレームメモリ 37……アナ−デジ変換器 38……ORゲート 39……フリツプ−フロツプ 41……光線強度センサ 43……２進カウンタ 44……アナ−デジ変換器 45,47……比較器 48……フリツプ−フロツプ 49……FETスイツチ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ａ）起動パルスを第１組の垂直線に連続的
   に与え、 ｂ）引き続き起動パルスを、少なくとも部分的に前記第
   １組の垂直線と重なる第２組の垂直線に与え、 ｃ）各々がより高順位の垂直線を含んでいる連続する第
   １及び第２の垂直線に於いて、Ｎ番目の垂直線が２つの
   駆動パルスを受けるまで前記ａ）及びｂ）段階を反復的
   に繰り返すことを特徴とする、Ｎ個の垂直線を有するピ
   クセルアレイの読み出し方法。
2. 【請求項２】更に ｄ）入射光線の強さを検出し、 ｅ）前記第１組及び第２組の垂直線の数を、検出された
   入射光線の強さに応じて、入射光線の強さが減少する時
   は増加するように増加する時は減少するように変化させ
   ること、 を特徴とする特許請求の範囲第１項に記載のピクセルア
   レイの読み出し方法。
3. 【請求項３】後続の前記第１組の垂直線は、前記第１組
   が部分的に前記第２組と重なるのと同様に前記第２組の
   垂直線と部分的に重なることを特徴とする特許請求の範
   囲第１項に記載のピクセルアレイの読み出し方法。