JPS6180199A - デイスプレイ装置 - Google Patents
デイスプレイ装置Info
- Publication number
- JPS6180199A JPS6180199A JP59203081A JP20308184A JPS6180199A JP S6180199 A JPS6180199 A JP S6180199A JP 59203081 A JP59203081 A JP 59203081A JP 20308184 A JP20308184 A JP 20308184A JP S6180199 A JPS6180199 A JP S6180199A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- palette
- color
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〉
本発明は書き換え可能なパレットレジスタを備えて、表
示両面の表示色を瞬時に変えられるディスプレイ装置に
関し、特に表示色の数より少ないパレットレジスタを用
いて従来同■の効果を得るようにしたものである。
示両面の表示色を瞬時に変えられるディスプレイ装置に
関し、特に表示色の数より少ないパレットレジスタを用
いて従来同■の効果を得るようにしたものである。
〈従来技術〉
表示画面の表示色を瞬時に変えることのできる機能は一
般にパレット機能と呼ばれパーツナルコンピュータ等の
カラーＣＲＴ表示装置に採用されている。
般にパレット機能と呼ばれパーツナルコンピュータ等の
カラーＣＲＴ表示装置に採用されている。
この種のパレット機能で：は表示色数と同数の書き換え
可能なパレットレジスタを備え、各表示データに対して
適当なパレットレジスタを選択することによって、任意
の色を割り当てることができるように構成さバている。
可能なパレットレジスタを備え、各表示データに対して
適当なパレットレジスタを選択することによって、任意
の色を割り当てることができるように構成さバている。
しかしながら、上記した従来のバレット機能では、例え
ば１６色表示が可能なカラーディスプレイ装置において
、表示色数（１６）Ｘ表現できる色の必要ビ・ト数（４
）から都合６４ビツトものフリップフロップから成るパ
レットレジスタが必要であり、このため従来装置で（代
多数のＩＣを回路基板上に搭載しなければならないとい
う欠点を有していた。
ば１６色表示が可能なカラーディスプレイ装置において
、表示色数（１６）Ｘ表現できる色の必要ビ・ト数（４
）から都合６４ビツトものフリップフロップから成るパ
レットレジスタが必要であり、このため従来装置で（代
多数のＩＣを回路基板上に搭載しなければならないとい
う欠点を有していた。
更に、その回路をＬＳＩ化する際に、ゲートアレイ構成
とする場合、使用できる素子数の制限からハードウェア
の負担が大きくなり、他の機能ダウンやコストアップを
招くという問題があった。
とする場合、使用できる素子数の制限からハードウェア
の負担が大きくなり、他の機能ダウンやコストアップを
招くという問題があった。
〈発明の目的〉
本発明はこのような従来の問題点に鑑みて成されたもの
で、その目的とするところは、表示色の数より少ないパ
レットレジスタにて表示色の制御を行なわせるようにし
て、回路構成時の必要素子の減少、これら素子の搭載用
基板の縮小、コストダウン、ＬＳＩ化時の素子の有効利
用並びに機能の融通性向上などを図ることのできるディ
スプレイ装置を提供することにある。
で、その目的とするところは、表示色の数より少ないパ
レットレジスタにて表示色の制御を行なわせるようにし
て、回路構成時の必要素子の減少、これら素子の搭載用
基板の縮小、コストダウン、ＬＳＩ化時の素子の有効利
用並びに機能の融通性向上などを図ることのできるディ
スプレイ装置を提供することにある。
〈実施例〉
以下、１６色表示が可能なカラーディスプレイ装置を例
に説明する。
に説明する。
第１図は本発明に係るカラーディスプレイ装置の要部回
路構成図である。
路構成図である。
図において、ＩＦＩ″ｉインターフェイス回路、ＰＲ，
−ＰＲ，はそれぞれＲｉＸＧＬ Ｂ Ｌ Ｉ ｉの４ビ
ツトラツチから成る４本の書き換え可能なパレットレジ
スタであり、これらパレットレジスタには前記インター
フェイス回路ＩＦを介して電子計算機又はこれに類似し
た装置から送られてきた４ビツトの色情報が婁き込まれ
るようになっている。
−ＰＲ，はそれぞれＲｉＸＧＬ Ｂ Ｌ Ｉ ｉの４ビ
ツトラツチから成る４本の書き換え可能なパレットレジ
スタであり、これらパレットレジスタには前記インター
フェイス回路ＩＦを介して電子計算機又はこれに類似し
た装置から送られてきた４ビツトの色情報が婁き込まれ
るようになっている。
ＣＲ，ＣＧ、ＣＢ及びＣＩはＣＲＴ表示画面の各画。
素に対応する容量のビデオメモリ（又はリフレッシュメ
モリ）から読み出されたデータをパラレル／シリアル変
換した表示データ、ＤＥは前記表示データの色情報から
ＣＲ（！：ＣＧの２つの信号状態に応じて出力信号り。
モリ）から読み出されたデータをパラレル／シリアル変
換した表示データ、ＤＥは前記表示データの色情報から
ＣＲ（！：ＣＧの２つの信号状態に応じて出力信号り。
−Ｄ３の１つをアクティブにするデコーダ回路、Ｓ■、
ＳＢは各１ビツト計２ビツトのラッチから成る色グルー
プ選択用レジスタＣＰは表示データｃ、、ｃＢと前記レ
ジスタの信号ＳＩ、ＳＢを比較し、ＣＩ ＝Ｓ Ｉ且Ｃ
Ｂ＝ＳＢ のとき出力信号ＥＱをアクティブにするゲー
ト回路（構成の比較器である。
ＳＢは各１ビツト計２ビツトのラッチから成る色グルー
プ選択用レジスタＣＰは表示データｃ、、ｃＢと前記レ
ジスタの信号ＳＩ、ＳＢを比較し、ＣＩ ＝Ｓ Ｉ且Ｃ
Ｂ＝ＳＢ のとき出力信号ＥＱをアクティブにするゲー
ト回路（構成の比較器である。
５ＥＬＲ，５ＥＬＧ、５ＥＬＢ及び５ＥＬＩはパレット
レジスタＲＲｏ −Ｐ Ｒ３からの出力と表示データＣ
Ｒ％ Ｃａ、 Ｃｓ 、 ＣＩとを切替えて出力するた
めのデータセレクタ回路である。
レジスタＲＲｏ −Ｐ Ｒ３からの出力と表示データＣ
Ｒ％ Ｃａ、 Ｃｓ 、 ＣＩとを切替えて出力するた
めのデータセレクタ回路である。
第２図はデータセレクタ回路５ＥＬＲの具体的な回路構
成図である。この回路はインバータ回路、アンゲート回
路及びオアゲート回路から成り、アンゲート回路Ａ１に
はパレットレジスタＰＲｏのデータＲ６、比較器ＣＰの
出力信号ＥＱ及びデコーダ回路ＤＥの出力信号り。が印
加されている。
成図である。この回路はインバータ回路、アンゲート回
路及びオアゲート回路から成り、アンゲート回路Ａ１に
はパレットレジスタＰＲｏのデータＲ６、比較器ＣＰの
出力信号ＥＱ及びデコーダ回路ＤＥの出力信号り。が印
加されている。
以下同様に、アンドゲート回路Ａ２にはデータＲ７、出
力信号ＥＱ及び出力信号Ｉ）１、アンドゲート回路Ａ３
にはデータＲ２、出力信号ＥＱ及び出力信号Ｄ２、アン
ドゲート回路Ａ４にはデータＲ３、出力信号ＥＱ及び出
力信号Ｄ３が印加され、更に今一つのアンドゲート回路
Ａ５には表示データＣＲと出力信号ＥＱのインバータ出
力が印加されている。これらアンドゲート回路Ａ１〜Ａ
５の出力はオアゲート回路を介してデジタル色信号の一
つの信号ＲとしてＣＲＴ表示部へ出力されるようになっ
ている。
力信号ＥＱ及び出力信号Ｉ）１、アンドゲート回路Ａ３
にはデータＲ２、出力信号ＥＱ及び出力信号Ｄ２、アン
ドゲート回路Ａ４にはデータＲ３、出力信号ＥＱ及び出
力信号Ｄ３が印加され、更に今一つのアンドゲート回路
Ａ５には表示データＣＲと出力信号ＥＱのインバータ出
力が印加されている。これらアンドゲート回路Ａ１〜Ａ
５の出力はオアゲート回路を介してデジタル色信号の一
つの信号ＲとしてＣＲＴ表示部へ出力されるようになっ
ている。
寸なわち、このデータセレクタ回路５ＥＬＲは比較器Ｃ
Ｐの出力信号ＥＱがアクティブ（論理ゝゝ１″）のとき
デコーダ回路ＤＥからの出力信号り。−Ｄ。
Ｐの出力信号ＥＱがアクティブ（論理ゝゝ１″）のとき
デコーダ回路ＤＥからの出力信号り。−Ｄ。
に応じてパレットレジスタＰ Ｒｏ ” Ｐ Ｒ３のデ
ータＲ６−Ｒ３の何れか一つを選択してデジタル出力色
信号の一つの信号Ｒとして出力し、同出力信号ＥＱがイ
ンアクティブ（論理″′０″）のとき表示データＣＲを
デジタル信号の一つの信号として出力するように構成さ
れている。
ータＲ６−Ｒ３の何れか一つを選択してデジタル出力色
信号の一つの信号Ｒとして出力し、同出力信号ＥＱがイ
ンアクティブ（論理″′０″）のとき表示データＣＲを
デジタル信号の一つの信号として出力するように構成さ
れている。
他のデータセレクタ回路５ＥＬＧ、５ＥＬＢ、５ＥＬＩ
の回路構成も第２図と同じであり、ただパレットレジス
タＰＲｏ〜ＰＲ３からの信号と表示データｃＧ、ｃＢ、
ｃ、が異なるたけである。よって、５ＥＬＧでは信号Ｅ
Ｑに応じてデータＧ。−０３の何れか一つ又は表示デー
タＣＧをデジタル出力色信号の一つの信号Ｇとして出力
し、同様に５ＥＬＢではデータＢ。〜Ｂ３の何れか一つ
又は表示データＣｂをデジタル色信号の一つの信号Ｂと
して出力し、５ＥＬＩではデータ■。〜Ｉ３０何れか一
つ又は表示データＣＩ をデジタル出力色信号の−つの
信号■として出力するように構成されている。
の回路構成も第２図と同じであり、ただパレットレジス
タＰＲｏ〜ＰＲ３からの信号と表示データｃＧ、ｃＢ、
ｃ、が異なるたけである。よって、５ＥＬＧでは信号Ｅ
Ｑに応じてデータＧ。−０３の何れか一つ又は表示デー
タＣＧをデジタル出力色信号の一つの信号Ｇとして出力
し、同様に５ＥＬＢではデータＢ。〜Ｂ３の何れか一つ
又は表示データＣｂをデジタル色信号の一つの信号Ｂと
して出力し、５ＥＬＩではデータ■。〜Ｉ３０何れか一
つ又は表示データＣＩ をデジタル出力色信号の−つの
信号■として出力するように構成されている。
第３図は表示データｃＲ−ｃ、と色グループ選択用レジ
スタＳｌ、ＳＢの設定値との組合わせに対する出力信号
（Ｒ，Ｇ、Ｂ、Ｔ ）の関係を示す図である。図中、色
コードとあるのは表示データを１６進数で表わしたもの
て・ある。この図から明らかなように、５Ｉ＝Ｏ，５Ｂ
＝Ｏに設定した場合は、グループ■に属する表示データ
（色コードＯ〜３）のみによって対応のパレットレジス
タＰ Ｒｏ −ＰＨ１の色情報を出力色信号（ＲＧＢＩ
）として出力でき、以下同様に、Ｓｔ ＝Ｏ，５Ｂ＝１
ではグループ■の表示データ（色コード４〜７）、
Ｓ＋＝１゜Ｓ Ｂ ＝ Ｏではグループ■の表示データ
（色コード８〜Ｂ ）、、Ｓ＋＝１．．５Ｂ＝１ではグ
ループ■の表示データ（色コードＣ−Ｆ）のみによって
それぞれ対応のパレットレジスタＰＲ，−ＰＲ３の色情
報を出力色信号（ＲＧＢＩ）とし７て出力できるように
構成されている。
スタＳｌ、ＳＢの設定値との組合わせに対する出力信号
（Ｒ，Ｇ、Ｂ、Ｔ ）の関係を示す図である。図中、色
コードとあるのは表示データを１６進数で表わしたもの
て・ある。この図から明らかなように、５Ｉ＝Ｏ，５Ｂ
＝Ｏに設定した場合は、グループ■に属する表示データ
（色コードＯ〜３）のみによって対応のパレットレジス
タＰ Ｒｏ −ＰＨ１の色情報を出力色信号（ＲＧＢＩ
）として出力でき、以下同様に、Ｓｔ ＝Ｏ，５Ｂ＝１
ではグループ■の表示データ（色コード４〜７）、
Ｓ＋＝１゜Ｓ Ｂ ＝ Ｏではグループ■の表示データ
（色コード８〜Ｂ ）、、Ｓ＋＝１．．５Ｂ＝１ではグ
ループ■の表示データ（色コードＣ−Ｆ）のみによって
それぞれ対応のパレットレジスタＰＲ，−ＰＲ３の色情
報を出力色信号（ＲＧＢＩ）とし７て出力できるように
構成されている。
次２０図にもとついて合少し具体的に説明する。
今、５ＩＳＢ に１０″を設定すると、表示データＣＩ
ＣＢが１１０“のとき比軟器ＣＰの出力信号ＱＥば１ゝ
１“となってデータセレクタ回路５ＥＬＲ〜５ＥＬＩ
に印加される。ここで表示データＣＧＣＲが“００“で
あれば、デコーダ回路ＤＥの信号り。
ＣＢが１１０“のとき比軟器ＣＰの出力信号ＱＥば１ゝ
１“となってデータセレクタ回路５ＥＬＲ〜５ＥＬＩ
に印加される。ここで表示データＣＧＣＲが“００“で
あれば、デコーダ回路ＤＥの信号り。
が９１“となり各データセレクタ回路５ＥＬＲ−８ＥＬ
Ｉの各アンドゲート回路Ａ１が開成される。よって、パ
レットレジスタＰＲｏに設定されている色情報Ｒ，Ｇ、
Ｂ、１．が出力色信号ＲＧＢＩとしてＣＲＴ表示部へ出
力される。たとえば、今パレットレジスタＰＲＯに色コ
ードゝゝ５“を設定しておけば、色コード“８“の表示
データに対して色コードゝ５“の色信号をＣＲＴへ送る
ことが出来る。
Ｉの各アンドゲート回路Ａ１が開成される。よって、パ
レットレジスタＰＲｏに設定されている色情報Ｒ，Ｇ、
Ｂ、１．が出力色信号ＲＧＢＩとしてＣＲＴ表示部へ出
力される。たとえば、今パレットレジスタＰＲＯに色コ
ードゝゝ５“を設定しておけば、色コード“８“の表示
データに対して色コードゝ５“の色信号をＣＲＴへ送る
ことが出来る。
まだ、表示データｃＧｃＲがゝＸ０１“すなわち色コー
ド“９”の表示データ９１００１″であれば、パレット
レジスターＲ１が選択され、該レジスタに設定されてい
る色コードの色信号が出力される。
ド“９”の表示データ９１００１″であれば、パレット
レジスターＲ１が選択され、該レジスタに設定されてい
る色コードの色信号が出力される。
同様にして、色コードゝゝＡ“の表示データゝゝ１０１
０“のときはパレットレジスタＰＲ２が選択され、さら
に色コードゝＢ／／の表示データゝ１０１１“のときは
パレットレジスタＰＲ３が選択される。このよう！こし
て、Ｓｔ ＝ ｌ 、 ５Ｂ＝０ のときはグループ
■の表示データに対して１６色中の任意の色を割り当て
ることが出来る。
０“のときはパレットレジスタＰＲ２が選択され、さら
に色コードゝＢ／／の表示データゝ１０１１“のときは
パレットレジスタＰＲ３が選択される。このよう！こし
て、Ｓｔ ＝ ｌ 、 ５Ｂ＝０ のときはグループ
■の表示データに対して１６色中の任意の色を割り当て
ることが出来る。
し／ζかって、本発明の装置では、ＳｔＳｓ の４通す
の絹合わせによってグループ別に各表示データに対して
パレットレジスタＰＲｏ−ＰＲ３に設定された色コード
を割り当てることが出来るものでちり、従来のように同
時に全表示データに対して任意の色コードを割り当てる
ことができないかわりに、表示色（１２色）の数よりも
少ない数のパレットレジスタＰ Ｒｏ ＝ Ｐ Ｒ３に
て全表示データに対する色コードの割り当てを行なうこ
とができる。
の絹合わせによってグループ別に各表示データに対して
パレットレジスタＰＲｏ−ＰＲ３に設定された色コード
を割り当てることが出来るものでちり、従来のように同
時に全表示データに対して任意の色コードを割り当てる
ことができないかわりに、表示色（１２色）の数よりも
少ない数のパレットレジスタＰ Ｒｏ ＝ Ｐ Ｒ３に
て全表示データに対する色コードの割り当てを行なうこ
とができる。
なお、上記実施例では、表示データをグループ別に分け
るようにしているから、グループの異なる表示データに
ついては同時にパレットレジスタによる色の割り当てを
行なうことができないという欠点がある。第４図は上記
のような欠点を補うだめの回路例であり、この回路を第
１図のグループ選択用レジスタＳ１．ＳＢ、比較器ＣＰ
及びデコーダ回路ＤＥと置き換えることにより上記の欠
点を改善することが出来る。
るようにしているから、グループの異なる表示データに
ついては同時にパレットレジスタによる色の割り当てを
行なうことができないという欠点がある。第４図は上記
のような欠点を補うだめの回路例であり、この回路を第
１図のグループ選択用レジスタＳ１．ＳＢ、比較器ＣＰ
及びデコーダ回路ＤＥと置き換えることにより上記の欠
点を改善することが出来る。
第４図において、５ｏ−８３ば４ビツトのラッチから成
るバレット選択レジスタ、ＣＰｏ ＝ＣＰ３はパレット
選択レジスタＳ。−８３の内容と表示データＣＩ ＣＢ
ＣＧＣＲの一致を検出するための比較回路である。この
比較回路ｃｐｏ−ｃｐ、の一致出力はそれぞれオアゲー
ト回路ＯＲに印加され信号ＥＱとしてデータセレクタ回
路５ＥＬＲ〜５ＥＬＩに入力される一方、信号り。−Ｄ
３として該データセレクタ回路に入力されるように成っ
ている。
るバレット選択レジスタ、ＣＰｏ ＝ＣＰ３はパレット
選択レジスタＳ。−８３の内容と表示データＣＩ ＣＢ
ＣＧＣＲの一致を検出するための比較回路である。この
比較回路ｃｐｏ−ｃｐ、の一致出力はそれぞれオアゲー
ト回路ＯＲに印加され信号ＥＱとしてデータセレクタ回
路５ＥＬＲ〜５ＥＬＩに入力される一方、信号り。−Ｄ
３として該データセレクタ回路に入力されるように成っ
ている。
したがって、今たとえばパレット２択レジスタＳｏ
（Ｓｈｏ 、 ＳＢＱ 、 Ｓｃｏ、 ＳＲＯ）にゝＸ
３″（０，０゜１．１）を設定し、さらにバレット選択
レジスタＳ＋ （Ｓ＋＋ 、ＳＢＩ ｌ５ＧＩ ＋Ｓ
ＲＩ ）にゝゝ８“（１，０゜０．０）を設定すると、
表示データがゝ３″となった時、比較回路ＣＰｏにて一
致が検出され、信号ＥＱ及びり。がアクティブとなる。
（Ｓｈｏ 、 ＳＢＱ 、 Ｓｃｏ、 ＳＲＯ）にゝＸ
３″（０，０゜１．１）を設定し、さらにバレット選択
レジスタＳ＋ （Ｓ＋＋ 、ＳＢＩ ｌ５ＧＩ ＋Ｓ
ＲＩ ）にゝゝ８“（１，０゜０．０）を設定すると、
表示データがゝ３″となった時、比較回路ＣＰｏにて一
致が検出され、信号ＥＱ及びり。がアクティブとなる。
したがって、データセレクタ回路５ＥＬＲ−８ＥＬＩの
作動によりパレットレジスタＰＲｏが選択され、その設
定データが出力色信号ＲＧＢＩとしてＣＲＴへ出力され
る。さらに表示データがゝ８″になると、比較回路ＣＰ
、にて一致が検出され、以下同様な動作によりパレット
レジスタＰＲ，が選択され、その設定データが出力色信
号ＲＧＢＩとしてＣＲＴへ出力される。すなわち、グル
ープ■の表示データゝゝ３“とグループ■の表示データ
“８″に対して同時にパレットレジスタによる色指定を
行なうことができる。
作動によりパレットレジスタＰＲｏが選択され、その設
定データが出力色信号ＲＧＢＩとしてＣＲＴへ出力され
る。さらに表示データがゝ８″になると、比較回路ＣＰ
、にて一致が検出され、以下同様な動作によりパレット
レジスタＰＲ，が選択され、その設定データが出力色信
号ＲＧＢＩとしてＣＲＴへ出力される。すなわち、グル
ープ■の表示データゝゝ３“とグループ■の表示データ
“８″に対して同時にパレットレジスタによる色指定を
行なうことができる。
よって、この回路構成では任意の４種の表示データにつ
いてそれぞれ１６種の表示包中任意の色を割り当てるこ
とが可能となる。
いてそれぞれ１６種の表示包中任意の色を割り当てるこ
とが可能となる。
上記のようにして、表示色数より少ないパレットレジス
タを用いてパレット機能を実現することができるが、パ
レットレジスタの数については実施例に限定されるもの
ではをい。
タを用いてパレット機能を実現することができるが、パ
レットレジスタの数については実施例に限定されるもの
ではをい。
〈発明の効果〉
以上詳細に説明した様に、本発明のディスプレイ装置は
最大表示色数より少ない数の書き換え可能なパレットレ
ジスタ手段と、前記パレットレジスタの数と同数の任意
の表示データを特定するための手段と、前記特定された
表示データに対して上記パレットレジスタを対応させ、
描核表示データが入力されたときに対応のパレットレジ
スタに設定されているデータを色信号として出力させる
ためのデータセレクター手段とから成るので、最大表示
色数よりも少ないパレットレジスタにて従来同様なパレ
ット機能を実現することが出来る。
最大表示色数より少ない数の書き換え可能なパレットレ
ジスタ手段と、前記パレットレジスタの数と同数の任意
の表示データを特定するための手段と、前記特定された
表示データに対して上記パレットレジスタを対応させ、
描核表示データが入力されたときに対応のパレットレジ
スタに設定されているデータを色信号として出力させる
ためのデータセレクター手段とから成るので、最大表示
色数よりも少ないパレットレジスタにて従来同様なパレ
ット機能を実現することが出来る。
したがって、装置の回路部を構成する素子の数を著く減
少することができ、さらにＬＳＩ化時の素子の有効利用
並びに機能の融通性向上を図ることができる。
少することができ、さらにＬＳＩ化時の素子の有効利用
並びに機能の融通性向上を図ることができる。
第１図は本発明装置のブロック回路部、第２図は同回路
図の要部詳細図、 第３図は表示データと５ｌｓＢ との組合わせによる
出力色信号の関係を示す図、 第４図は第１図の一部改良図である。 ＰＲｏ乃至ＰＲ３はパレットレジスタ、５ＥＬＲ。 ５ＥＬＱ 、５ＥＬＢ及び５ＥＬＩはデータセレクタ回
路、ＣＲＴ！表示部、ＤＥはデコーダ回路、ＣＰは比較
器、Ｓ＋ ＳＢは色グループ選択レジスタ
図の要部詳細図、 第３図は表示データと５ｌｓＢ との組合わせによる
出力色信号の関係を示す図、 第４図は第１図の一部改良図である。 ＰＲｏ乃至ＰＲ３はパレットレジスタ、５ＥＬＲ。 ５ＥＬＱ 、５ＥＬＢ及び５ＥＬＩはデータセレクタ回
路、ＣＲＴ！表示部、ＤＥはデコーダ回路、ＣＰは比較
器、Ｓ＋ ＳＢは色グループ選択レジスタ
Claims (1)
- 【特許請求の範囲】 １、表示データに対してパレットレジスタの設定データ
を出力することにより、表示色を変更できるようにした
カラーディスプレイ等のディスプレイ装置に於て、 最大表示色数より少ない数の書き換え可能なパレットレ
ジスタ手段と、前記パレットレジスタの数と同数の任意
の表示データを特定するための手段と、前記特定された
表示データに対して上記パレットレジスタを対応させ、
当該表示データが入力されたときに対応のパレットレジ
スタに設定されているデータを色信号として出力させる
ためのデータセレクター手段とから成ることを特徴とす
るディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203081A JPS6180199A (ja) | 1984-09-27 | 1984-09-27 | デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203081A JPS6180199A (ja) | 1984-09-27 | 1984-09-27 | デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180199A true JPS6180199A (ja) | 1986-04-23 |
| JPH0344303B2 JPH0344303B2 (ja) | 1991-07-05 |
Family
ID=16468043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203081A Granted JPS6180199A (ja) | 1984-09-27 | 1984-09-27 | デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177193A (ja) * | 1987-01-19 | 1988-07-21 | 株式会社日立製作所 | デイスプレイ装置 |
-
1984
- 1984-09-27 JP JP59203081A patent/JPS6180199A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177193A (ja) * | 1987-01-19 | 1988-07-21 | 株式会社日立製作所 | デイスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344303B2 (ja) | 1991-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236228A (en) | Memory device for processing picture images data | |
| US5079693A (en) | Bidirectional FIFO buffer having reread and rewrite means | |
| JPH06175616A (ja) | 液晶駆動回路 | |
| US5461680A (en) | Method and apparatus for converting image data between bit-plane and multi-bit pixel data formats | |
| JPH08137430A (ja) | 半導体集積回路 | |
| US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
| US4876704A (en) | Logic integrated circuit for scan path system | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPS6180199A (ja) | デイスプレイ装置 | |
| JPS6041090A (ja) | 画面の重ね合せ装置 | |
| KR100295924B1 (ko) | 프레임버퍼메모리 | |
| JPH05307368A (ja) | 多階調アクティブマトリックス液晶駆動回路 | |
| JP3584047B2 (ja) | 画像合成装置 | |
| JP2922963B2 (ja) | シーケンスコントローラ | |
| JPS63294593A (ja) | カラ−パレツトｄａｃ | |
| US4841298A (en) | Bit pattern conversion system | |
| JPH02204781A (ja) | カラー信号合成装置 | |
| JPS6279497A (ja) | デイスプレイにおける表示デ−タ優先制御装置 | |
| JP2563537Y2 (ja) | メモリのチップセレクト回路 | |
| JPH06303631A (ja) | パレットメモリを含むマルチメディア用ディジタル／アナログ変換装置 | |
| JPS59178493A (ja) | 多色情報表示装置 | |
| JP2876698B2 (ja) | ディスプレイのダイナミックドライブ装置 | |
| JPH01283593A (ja) | 表示メモリのアクセス方式 | |
| JPH0683300A (ja) | パレット制御回路 | |
| JPH0749677A (ja) | 表示パレット制御回路 |