JPS6177372A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6177372A JPS6177372A JP19890484A JP19890484A JPS6177372A JP S6177372 A JPS6177372 A JP S6177372A JP 19890484 A JP19890484 A JP 19890484A JP 19890484 A JP19890484 A JP 19890484A JP S6177372 A JPS6177372 A JP S6177372A
- Authority
- JP
- Japan
- Prior art keywords
- gates
- buried
- gate
- channel
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 230000007547 defect Effects 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 2
- 238000009933 burial Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体装置に関するものである。
ＦＥＴは、広い応用範囲を持つが、大電力を扱えるもの
がほとんどなかった。そこでＦＥＴの利点を生かし、し
かも大電力を扱えるものとして、縦型多チャネルの接合
型ＦＥＴが開発された。これは基本的には多くの接合型
ＦＥＴ（以下、ＪＦＥＴと略す。）を第１図のように縦
にして並列に配置したもので、Ｎ型基板ｌ上に選択拡散
あるいはイオン注入により形成されたＰ型層２・・・が
エピタキシャル成長させたＮ型層３によって埋め込まれ
ている。Ｐ型層２がゲート領域となり、４はソース電極
、５はドレイン電極である。ドレイン電流は、−チャネ
ルのＪＦＥＴに比べると高いが、電流−電圧特性は同じ
である。
がほとんどなかった。そこでＦＥＴの利点を生かし、し
かも大電力を扱えるものとして、縦型多チャネルの接合
型ＦＥＴが開発された。これは基本的には多くの接合型
ＦＥＴ（以下、ＪＦＥＴと略す。）を第１図のように縦
にして並列に配置したもので、Ｎ型基板ｌ上に選択拡散
あるいはイオン注入により形成されたＰ型層２・・・が
エピタキシャル成長させたＮ型層３によって埋め込まれ
ている。Ｐ型層２がゲート領域となり、４はソース電極
、５はドレイン電極である。ドレイン電流は、−チャネ
ルのＪＦＥＴに比べると高いが、電流−電圧特性は同じ
である。
縦型多チャネルＪＦＥＴは、大電力が扱える、高電流を
流すと三極管間様、飽和特性を示す等、種々のすぐれた
特長を備えているが問題点もある。まず第１は、チャネ
ル部分がエピタキシャル成長Ｎ３と単結晶層１との接合
面に当っていることである。チャネル部分はＦＥＴ装置
において、最も重要な動作部であり、本来一つの層であ
るのが好ましいが、上記従来の装置ではそこが接合面と
なり、種々の欠陥の生じる原因となっている。第２の問
題点はチャネル幅の制御である。多チャネルＪＦＥＴで
はゲート間距離がすなわちチャネルの幅となるが、この
ゲート間距離はミクロンの単位である。そのため、フォ
トマスクのパターニングのむずかしさ、不純物の横方向
への拡がり等があって、この距離の制御がむずかしい。
流すと三極管間様、飽和特性を示す等、種々のすぐれた
特長を備えているが問題点もある。まず第１は、チャネ
ル部分がエピタキシャル成長Ｎ３と単結晶層１との接合
面に当っていることである。チャネル部分はＦＥＴ装置
において、最も重要な動作部であり、本来一つの層であ
るのが好ましいが、上記従来の装置ではそこが接合面と
なり、種々の欠陥の生じる原因となっている。第２の問
題点はチャネル幅の制御である。多チャネルＪＦＥＴで
はゲート間距離がすなわちチャネルの幅となるが、この
ゲート間距離はミクロンの単位である。そのため、フォ
トマスクのパターニングのむずかしさ、不純物の横方向
への拡がり等があって、この距離の制御がむずかしい。
この発明は、このよもな問題点のない半導体装置を提供
することをその目的とするものである。
することをその目的とするものである。
この発明は、多チャネルを有する接合型ＦＥＴにおいて
、各チャネルを構成するゲート領域の一方が埋込により
形成され、他方が半導体装置の表面側において拡散によ
り形成されていることを特徴とする半導体装置をその要
旨とする。
、各チャネルを構成するゲート領域の一方が埋込により
形成され、他方が半導体装置の表面側において拡散によ
り形成されていることを特徴とする半導体装置をその要
旨とする。
すなわち、この半導体装置では、チャネル部分は単結晶
層との接合面にあるのではなく、エピタキシャル層中に
あるので、接合面にチャネル部分がくる場合の種々の欠
陥を防ぐことができ、またチャネル幅は、拡散ゲートの
拡散長により決まるので制御しやすい。
層との接合面にあるのではなく、エピタキシャル層中に
あるので、接合面にチャネル部分がくる場合の種々の欠
陥を防ぐことができ、またチャネル幅は、拡散ゲートの
拡散長により決まるので制御しやすい。
つぎに、この発明を、その実施例をあられす図面にもと
づいて説明する。
づいて説明する。
第２図ないし第４図は、この発明にかかる半導体装置の
一実施例の製造工程をあられす。まず、第２図にみるよ
うに、単結晶の半導体基板１上に、埋込ゲートとなる層
２を薄板状に形成する。つぎに、第３図のようにエピタ
キシャル成長を施してエピタキシャルＮ３を形成するが
、その際は、後工程でこの層中に拡散ゲートを形成する
ので、それを考慮して厚みを決める。つぎに、第４図に
みるように、薄板状の埋込ゲートの端部に向かって、表
面から選択拡散を行い、拡散ゲート２を形成する。この
形成深さは、所望のチャネル幅が埋込ゲートとの間に形
成されるところまでである。
一実施例の製造工程をあられす。まず、第２図にみるよ
うに、単結晶の半導体基板１上に、埋込ゲートとなる層
２を薄板状に形成する。つぎに、第３図のようにエピタ
キシャル成長を施してエピタキシャルＮ３を形成するが
、その際は、後工程でこの層中に拡散ゲートを形成する
ので、それを考慮して厚みを決める。つぎに、第４図に
みるように、薄板状の埋込ゲートの端部に向かって、表
面から選択拡散を行い、拡散ゲート２を形成する。この
形成深さは、所望のチャネル幅が埋込ゲートとの間に形
成されるところまでである。
一つの埋込ゲート２上部にある二つの拡散ゲート２’、
２’間にソース電極４を、半導体装置裏面にドレイン電
極５を取る。Ｃはチャネル部分を示す。両ゲート領域２
，２′は電気的に接続されている。
２’間にソース電極４を、半導体装置裏面にドレイン電
極５を取る。Ｃはチャネル部分を示す。両ゲート領域２
，２′は電気的に接続されている。
このようにすると、チャネルはエピタキシャルＮ３中に
なるので、チャネルが接合面にくる場合に生じる様々の
欠陥を回避することができる。また、チャネル幅は、拡
散ゲート２′の拡散長く深さ）によって制御できるので
精度が良く、微細寸法のチャネル幅を得ることができる
。
なるので、チャネルが接合面にくる場合に生じる様々の
欠陥を回避することができる。また、チャネル幅は、拡
散ゲート２′の拡散長く深さ）によって制御できるので
精度が良く、微細寸法のチャネル幅を得ることができる
。
第５図は、他の実施例を示す。この実施例は、エピタキ
シャル成長によって埋込ゲートを形成するところまでは
、前記の実施例と同じである。その後、埋込ゲート２・
・・の間に向かって表面より選択拡散を行い拡散ゲート
２′を形成する。形成深さは、埋込ゲートとの間に所望
のチャネル幅が形成されたところで決まる。拡散ゲート
２′ ・・・間にソース電極４を、半導体装置裏面にド
レイン電極５を取る。Ｃはチャネル部分を示す。両ゲー
ト領域２．２′は任意の方法で電気的に接続されている
。
シャル成長によって埋込ゲートを形成するところまでは
、前記の実施例と同じである。その後、埋込ゲート２・
・・の間に向かって表面より選択拡散を行い拡散ゲート
２′を形成する。形成深さは、埋込ゲートとの間に所望
のチャネル幅が形成されたところで決まる。拡散ゲート
２′ ・・・間にソース電極４を、半導体装置裏面にド
レイン電極５を取る。Ｃはチャネル部分を示す。両ゲー
ト領域２．２′は任意の方法で電気的に接続されている
。
この実施例でも、前記の実施例と同様の効果が得られる
。
。
この発明の半導体装置は、以上のように構成されている
ため、エピタキシャル層と単結晶層の接合面がチャネル
部分にこない。したがって、接合面が動作部にくる場合
の種々の欠陥を回避できる。また、チャネル幅はゲート
間距離ではなく、拡散ゲートの拡散長で制御できるので
、精度がよく微細寸法のチャネル幅を得ることができる
。
ため、エピタキシャル層と単結晶層の接合面がチャネル
部分にこない。したがって、接合面が動作部にくる場合
の種々の欠陥を回避できる。また、チャネル幅はゲート
間距離ではなく、拡散ゲートの拡散長で制御できるので
、精度がよく微細寸法のチャネル幅を得ることができる
。
第１図は、従来例の構造説明図、第２図ないし第４図は
、この発明にかかる実施例の製造工程説明図、第５図は
別の実施例の構造説明図である。 ■・・・半導体基板 ２・・・埋込ゲート ２′・・・
拡散ゲート ３・・・エピタキシャル層 代理人 弁理士 松 本 武 彦 第１図 特開昭Ｇ１−７７３７２ （３） 第２図 円β糸宍ネ甫正書（自発） 昭和５９年１２月２２日
、この発明にかかる実施例の製造工程説明図、第５図は
別の実施例の構造説明図である。 ■・・・半導体基板 ２・・・埋込ゲート ２′・・・
拡散ゲート ３・・・エピタキシャル層 代理人 弁理士 松 本 武 彦 第１図 特開昭Ｇ１−７７３７２ （３） 第２図 円β糸宍ネ甫正書（自発） 昭和５９年１２月２２日
Claims (1)
- （１）多チャネルを有する接合型ＦＥＴにおいて、各チ
ャネルを構成するゲート領域の一方が埋込により形成さ
れ、他方が半導体装置の表面側において拡散により形成
されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19890484A JPS6177372A (ja) | 1984-09-22 | 1984-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19890484A JPS6177372A (ja) | 1984-09-22 | 1984-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6177372A true JPS6177372A (ja) | 1986-04-19 |
Family
ID=16398876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19890484A Pending JPS6177372A (ja) | 1984-09-22 | 1984-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1955966A1 (en) | 2007-02-08 | 2008-08-13 | Funai Electric Co., Ltd. | Shock-absorbing packing material |
-
1984
- 1984-09-22 JP JP19890484A patent/JPS6177372A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1955966A1 (en) | 2007-02-08 | 2008-08-13 | Funai Electric Co., Ltd. | Shock-absorbing packing material |
| US7721894B2 (en) | 2007-02-08 | 2010-05-25 | Funai Electric Co., Ltd. | Shock-absorbing packing material, and shock-absorbing packing material for television receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323365A (ja) | Ｍｏｓｆｅｔ素子 | |
| JPS6145396B2 (ja) | ||
| JPH0217676A (ja) | 半導体デバイス | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JPS6177372A (ja) | 半導体装置 | |
| JPS63289871A (ja) | 半導体装置 | |
| JP3109274B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| JPS62115775A (ja) | 半導体装置 | |
| JP2000138233A (ja) | 接合型電界効果トランジスタ及びその製造方法 | |
| JPS6177373A (ja) | 半導体装置の製法 | |
| JP3068475B2 (ja) | 接合型電界効果トランジスタとその製造方法 | |
| JPS6177371A (ja) | 半導体装置の製法 | |
| JPS61161761A (ja) | 半導体装置 | |
| JPH02100370A (ja) | 竪型ｍｏｓｆｅｔ装置の製造方法 | |
| JP3638189B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6351677A (ja) | 接合型電界効果トランジスタを有した半導体装置 | |
| JPS59167065A (ja) | 電界効果トランジスタ | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPS61198672A (ja) | ラテラル構造の半導体装置の製法 | |
| JPS60234376A (ja) | 接合型電界効果トランジスタ及びその方法 | |
| JPS5814574A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPS5891672A (ja) | 半導体装置 | |
| JPH04154130A (ja) | 半導体装置 |