JPS6170811A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、増幅回路の改良に関するもので、特にＰ　Ｎ
　Ｐ型トランジスタによって構成される差動増幅回路の
出力直流′１ａ圧の安定化を計らんとするものである。

（ロ）従来の技術 ＰＮＰ型トランジスタを差動接続して成る増幅回路は、
例えば昭和５７年１）月に発行された三洋半導体カタロ
グ合本シリーズ「三洋ラジオカセット／テープレコーダ
用集積回路」Ｋ見られる如く公知である。前記増幅回路
は、第２図に示す如く、差動接続された一方のＰＮＰ型
トランジスタ（ＩＪのベースに入力トランジスタ（２）
を介して入力信号を印加するとともに、他方のＰＮＰ型
トランジスタ（３１０ベースに負帰還抵抗（４）を介し
て出力電圧を負帰還する構成と成されている。しかして
、一方のＰＮＰＷ）ランジスタ（１）のベースバイアス
電圧は、入力トランジスタ（２）のベース、エミッタ間
電圧（Ｖ、、）に応じて決まり、他方のＰＮＰ型トラン
ジスタ（３）のベース電圧は負帰還作用により同じく■
、どなる。従って、出力直流電圧■。は、Ｖ、　＝　Ｒ
，、Ｉ、　＋Ｖ、、　　　　　・・・・・・・・・・・
・・・・（１）となる。また、ＮＰＮ型の第１及び第２
トランジスタ（５）及び（６）から成る電流反転回路（
７！の反転比を１とし、前記第１トランジスタ（５）の
コレクタ電流をＩ２　　とすれば、該コレクタ電流工、
は、Ｉ、　＝　Ｉ、　＋Ｉ、　　　　　　・・・・・・
・・・・・・・・・・・・・・・（２）〔ただし、■、
は、他方のＰＮＰ型トランジスタ（３）のベース電流〕 となり、前記一方及び他方のＰＮＰ型トランジスタ（１
）及び（３）の電流源（８）に流れる電流を工。、前記
他方のＰＮＰ型トランジスタ（３）の電流増幅率をり、
７゜とすれば、前記第（２）式は。

となる。従って、出力直流電圧Ｖ。は、第（１）式及び
第（３）式から となる。それ故、第２図の増幅回路の場合、第（４）式
から明らかな如く、出力直流電圧ｖｏ　が他方のＰＮＰ
型トランジスタ（３）の電流増幅率ｈ０に応じて決まる
ことになる。

（／→　発明が解決しようとする問題点ところで、一般
にＰＮＰ型トランジスタの電流増幅率ｈｌｆｆｉＰは、
ＮＰＮ型トランジスタの電流増幅率り、□に比べ低く、
集積回路化した場合バラツキを生じる可能性が高い。し
かして、前記第（４）式において、他方のＰＮＰ型トラ
ンジスタ（３）の電流増幅率ｈ□、にバラツキが生じる
と、出力直流電圧Ｖ０が変動し、集積回路化に際して歩
留まりが低下するという欠点があった。特罠、帰還コン
デンサ（９）の値を小とする為、負帰還抵抗（４）の（
ｆｉＲ。

を大にすると、前記電流増幅率ｈ□、のバラツキの影響
が大となり、製品化に際してのネックとなっていた。

に）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、差動増幅回
路を構成する他方のＰＮＰ型トランジスタの電流増幅率
ｈ□、が出力直流電圧■。と無関係となる様、ベースが
電流反転回路の入力端に接続された補償トランジスタを
配置した点を特徴とする。

（ホ）作用 本発明に依れば、差動増幅回路を構成する他方０ＰＮＰ
型トランジスタの電流増幅率ｈ□、が出力直流電圧■ｏ
　　と無関係になるので、安定した増幅回路を提供出来
る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で゛、ＯＩは
ベース罠入力端子Ｕυが接続された入力トランジスタ、
（１２１はベースが前記入力トランジスタ（１０１のエ
ミッタに接続された一方のＰＮＰ型トランジスタ（１３
と、エミッタが前記一方のＰＮＰ型トランジスタ（１３
）のエミッタと共通接続された他方のＰＮＰ型トランジ
スタＩと、前記一方及び他方のＰＮＰ型トランジスタ（
１３）及び（１４）の共通エミッタに接続された第１定
電流源ｆ１５１と、前記一方及び他方のＰＮＰ型トラン
ジスタ０．１及び（１４１のコレクタ間に接続された電
流反転回路（否とによって構成される差動増。

１Ｎ回路、α（′；Ｉはベースが前記一方のＰＮＰ型ト
ランジスタ（Ｉ３）のコレクタに、コレクタが出力端子
α７）に接続された出力トランジスタ、邸はコレクタが
前記他方のＰＮＰ型トランジスタ（闇のベースに接続さ
れたＮＰＮ型の第１トランジスタ（１！１とダイオード
接続されたＮＰＮ型の第２トランジスタ（式１）とから
成る電流反転回路、及びＱυはベースが前記第１及び第
２トランジスタ（１）及び■の共通ベースに、エミッタ
が第２定電流源のに接続されたＰＮＰ型の補償トランジ
スタである。

次に動作を説明する。入力端子αυに印加された入力信
号は、入力トランジスタａαのエミッタから差動増幅回
路＠に印加され、該差動増幅回路＠で差動増幅された後
出力トランジスタ（１６１を介して出力端子ａｎに導出
される。また、前記出力端子（１７１に得られる出力信
号は、第１及び第２負帰還抵抗（２３１及びｃ２４）と
負帰還コンデンサ＋２５１とから成る負帰還回路により
他方のＩ’ＮＰ型トランジスタα４のベースに負帰還さ
れ、安定な増幅が行なわれる。。

しかして、出力端子住ηの出力直流電圧Ｖ。は、前記第
１式と同様、 Ｖｏ　”　Ｒ＋’　−Ｉ　＋　＋Ｖ−−・・・・・・・
・・・・・・・・（５）となり、前記第（５）式は、前
記第（４）式と同様Ｖｎ＝Ｒ＋（Ｌ−ユＬ）＋Ｖ、、　
　−・印・＋６１２　ｈ、、！。

と表わすことが出来る。そして、電流反転回路（袋の反
転比を１とし、補償トランジスター２１）のベース電流
を工３、電流反転回路１袋の第２トランジスタ（おのコ
レクタ電流を工、とすれば、第１トランジスタ（１ｊの
コレクタ電流工、は、 Ｉ２　＝Ｌ　＋Ｌ　　　　・・・・・・・・・・・印・
・・・・・・・・・・・・（７）となる。いま、第１定
電流源ａ９に流れる電流Ｉ。

に対し、第２定電流源のに流れる電流をｂに設定し、補
償トランジスタｃ１）１の電流増幅率を他方のＰＮＰ型
トランジスタα滲の電流増幅率ｈｆＭＰ　　と等しく設
定すれば、前記補償トランジスタ（２１）のベース電流
Ｉ、は、 ■。＝１−　　・・・・・・・・・・・・・・・・・・
・・・・・・・・・（８１２ｈ□。

となるから、前記第（６）式は、 Ｖｏ　＝Ｒ＋　−Ｉ　ｓ　＋　Ｖ□　　・・・・・・・
・・・・・・・・・・・・・・（９）となり、出力直流
電圧Ｖ。が負帰還抵抗のの抵抗値Ｒ７と、電流反転回路
肋の入力電流■、と、入力トランジスタα０）のベース
、エミッタ間電圧Ｖ。

とによって決まり、差動増幅回路υの他方のＰＮＰｆｆ
ｌ）ランジスタ■の電流増幅率ｈ？ｌＩＰ　が出力直流
電圧と無関係になる。

尚、第１及び第２定電流源＋Ｉ５１及び（２２にそれぞ
れ流れる電流工。及びｂは、画定電流源０９及びのを集
積回路内で電流反転回路構成にすること罠より簡単に設
定出来る。また、差動増幅回路０の他方のトランジスタ
ーの電流増幅率ｈ□、と、補償トランジスタＱυの電流
増幅率Ｌｔｐとは、集積回路内で両トランジスタα４及
び（２１＋を近接して配置することにより、容易に等し
く設定出来る。

（ト）発明の効果 以上述べた如く、本発明に依れば、出力直流電圧の安定
化を計ることが出来るので、集積回路化に際し、歩留ま
りの向上を計ることが出来るとい５利点か得られる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の増幅回路を示す回路図である。 主な図番の説明 ぜ・・・差動増幅回路、　ＯＪ・・・・一方のＰＮＰ型
トランジスタ、　α４）・・・他方のＰＮＰ型トランジ
スタ、（ｔ５Ｉ・・・第１定電流源、　１袋・・・電流
反転回路、　Ｈ・・・第１トランジスタ、　■・・・第
２トランジスタ、ｆ２＋１・・・補償トランジスタ、（
２ｚ・・・第２定電流源。

Claims (1)

【特許請求の範囲】
1. （１）一対のＰＮＰ型トランジスタを差動接続し、一方
   のＰＮＰ型トランジスタのベースに入力信号を印加する
   とともに、他方のＰＮＰ型トランジスタのベースに負帰
   還を施こして成る増幅回路において、出力端が前記他方
   のＰＮＰ型トランジスタのベースに接続されたＮＰＮ型
   の電流反転回路と、ベースが該電流反転回路の入力端に
   接続されたＰＮＰ型の補償トランジスタとを備え、該補
   償トランジスタにより前記他方のＰＮＰ型トランジスタ
   の電流増幅率の変化を補償して出力電圧の安定化を計つ
   たことを特徴とする増幅回路。