JPS6169212A - Switching circuit - Google Patents
Switching circuitInfo
- Publication number
- JPS6169212A JPS6169212A JP19082484A JP19082484A JPS6169212A JP S6169212 A JPS6169212 A JP S6169212A JP 19082484 A JP19082484 A JP 19082484A JP 19082484 A JP19082484 A JP 19082484A JP S6169212 A JPS6169212 A JP S6169212A
- Authority
- JP
- Japan
- Prior art keywords
- schottky junction
- field effect
- switching
- junction field
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、直列並列に接続される２個のショットキー接
合形電界効果トランジスタを用いたスイッチング回路の
改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a switching circuit using two Schottky junction field effect transistors connected in series and parallel.
電界効果トランジスタは＋ ｐｎ接合形・ ＭＯＳ形お
よびショットキー接合形の３種類に大別され、これらの
うち、 ｐｎ接合形および？ｌＯＳ形は約１００ＭＨｚ
以下の低周波数の信号のスイッチングが限度であり、Ｇ
Ｈｚ帯の高周波数の信号のスイッチングには専らショッ
トキー接合形電界効果トランジスタが用いられている。Field effect transistors are roughly divided into three types: pn junction type, MOS type, and Schottky junction type. 100MHz for lOS type
The switching of the following low frequency signals is the limit, and G
Schottky junction field effect transistors are exclusively used for switching high frequency signals in the Hz band.
なお、ショットキー接合形はＧａ′Ａｓを材料とするの
で１通常、 ＧａＡｓ ＭＥＳ ＦＥＴあるいは単にＧ
ａＡｓ ＦＥＴとも称される。Note that the Schottky junction type is made of Ga'As, so it is usually called GaAs MES FET or simply G
Also called aAs FET.
またｐｎ接合形およびＭＯＳ形には何れもｐチャネル形
とｎチャネル形の２種類があるのに対し、 ＧａＡｓ
ＦＥＴにはｐチャネル形が無くｎチャネル形のみである
。Furthermore, while there are two types of p-n junction type and MOS type, p-channel type and n-channel type, GaAs
There is no p-channel type FET, only an n-channel type.
電界効果トランジスタをスイッチング回路として用いる
には、基本的にはこれを１ （ＩＩ使用し、そのソース
およびドレーンを、それぞれ、入力側および出力側とし
、ゲートをスイッチング信号によって駆動すればよいの
であるが、一般には、２（囚の電界効果トランジスタを
直列並列（Ｌ形）に接続することによって、スイッチン
グ回路中における通過損失の減少を図っている。To use a field effect transistor as a switching circuit, it is basically necessary to use a field effect transistor 1 (II), whose source and drain are set to the input side and output side, respectively, and whose gate is driven by a switching signal. In general, two field effect transistors are connected in series and parallel (L type) to reduce the passing loss in the switching circuit.
このよ’＋４千２’を固の電界効果トランジスタを直列
並列に接続して用いる場合、 ｐｎ接合形あるいはｉＯ
３形であれば、ｐチャネル形とｎチャネル形とを組合せ
て用いることにより、同一のスイッチング信号によって
両方の電界効果トランジスタを駆動することが出来る。When using this type of '+402' with solid field effect transistors connected in series and parallel, pn junction type or iO
3 type, by using a combination of p-channel type and n-channel type, both field effect transistors can be driven by the same switching signal.
しかし、前述のようにショットキー接合形電界効果トラ
ンジスタにおいては、ｎチャネル形のみの組合せで使用
するので、一方のショットキー接合形電界効果トランジ
スタの駆動に用いられるスイッチング信号の反転信号に
よって、他方のショットキー接合形電界効果トランジス
タを駆動する必要がある。However, as mentioned above, Schottky junction field effect transistors are used in combination with only n-channel type transistors, so an inverted signal of the switching signal used to drive one Schottky junction field effect transistor is used to drive the other Schottky junction field effect transistor. It is necessary to drive a Schottky junction field effect transistor.
この際、駆動信号の反転信号が容易に作られなければな
らない。 。At this time, an inverted signal of the driving signal must be easily generated. .
〔従来の技術〕
ｒ 第２図（・）はピンチオフ電圧■２が
等しく直列並列に接続される２個のショットキー接合形
電界効果トランジスタ１および同２によって構成された
スイッチング回路の従来例の回路図であり、 Ｉｎは入
力側、 Ｏｕｔは出力側、Ｓはソース、Ｄはドレーン
、Ｇはゲー＋−，ｖｂはバイアス電圧、Ｖｃはスイッチ
ング信号、また＊■ｃはＶｃの反転信号を。[Prior Art] Figure 2 (-) shows a conventional switching circuit constructed by two Schottky junction field effect transistors 1 and 2 connected in series and parallel with equal pinch-off voltages 2. In the figure, In is the input side, Out is the output side, S is the source, D is the drain, G is the gate +-, vb is the bias voltage, Vc is the switching signal, and *■c is the inverted signal of Vc.
それぞれ示す。Each is shown below.
上記構成のものにおいては、第２図山）に示すように、
入力信号の直流レベルｖ （ｏｌを基準とするとき、直
列接続のショットキー接合形電界効果トランジスタ１を
駆動するスイッチング信号ＶｃのハイレベルＶ （ｈｌ
、同ローレベルＶ（１１，ｉ列接績されるショットキ
ー接合形電界効果トランジスタ２を駆動するスイッチン
グ信号＊ｖＣのハイレベル＊Ｖ （１１、および同ロー
レベル＊Ｖ（ｈｌの電圧は、それぞれ。In the above structure, as shown in Fig. 2,
When the DC level of the input signal v (ol is taken as a reference, the high level V (hl
, the same low level V(11, the high level *V(11) of the switching signal *vC that drives the Schottky junction field effect transistor 2 connected to the i column, and the same low level *V(11, and the voltage of hl are respectively .
Ｖ （ｈｌ ＝ ｖ（ｏ）
Ｖ （１１＝ ｖ （１） ＋ Ｖ ｐ＊ Ｖ（１）＝
Ｖｂ ＝ Ｖ（１）＋ Ｖｐ＝２Ｖｐ＋Ｖ（１）
＊ ■（ｈｌ＝ ＊ Ｖ（１）＋Ｖｐ
＝ ３ Ｖｌ） ＋ ｖ （１）
であるから、ｌｈｌと＊ｖ（ｈ）とのレベル差は３Ｖｐ
強の値となる。V (hl = v(o) V (11= v (1) + V p* V(1) =
Vb = V (1) + Vp = 2Vp + V (1) * ■ (hl = * V (1) + Vp = 3 Vl) + v (1) Therefore, the level difference between lhl and *v (h) is 3Vp
Strong value.
このため、スイッチング信号Ｖｃの反転信号。Therefore, an inverted signal of the switching signal Vc.
すなわち並列接続されるショットキー接合形電界効果ト
ランジスタ２を駆動するスイッチング信号を生成するた
めにゲインの高い増幅回路を、必要とし、したがってス
イッチング速度が低下するという問題点がある。That is, there is a problem that a high gain amplifier circuit is required to generate a switching signal for driving the Schottky junction field effect transistors 2 connected in parallel, resulting in a reduction in switching speed.
〔問題点を解決するための手段〕 ′本発明になる
スイッチング回路は、スイッチング信号によってゲート
を駆動されソースを入力側としドレーンを出力側とする
第一のショットキー接合形電界効果トランジスタと、ゲ
ートを前記スイッチング信号の反転信号によって駆動さ
れドレーンを前記第一のショットキー接合形電界効果ト
ランジスタのドレーンに接続されソースからバイアス電
圧の供給を受け且つ前記ショットキー接合形電界効果ト
ランジスタより低いピンチオフ電圧を有する第二のショ
ットキー接合形電界効果トランジスタとによって構成す
ることによって前記問題点の解消を図ったものである。[Means for Solving the Problems] 'A switching circuit according to the present invention includes a first Schottky junction field effect transistor whose gate is driven by a switching signal, whose source is an input side and whose drain is an output side; is driven by an inverted signal of the switching signal, has a drain connected to the drain of the first Schottky junction field effect transistor, receives a bias voltage from the source, and has a pinch-off voltage lower than that of the Schottky junction field effect transistor. The above-mentioned problem is solved by constructing the second Schottky junction field effect transistor.
すなわち１本発明では、並列接続されるショットキー接
合形電界効果トランジスタのピンチオフ電圧を低（する
ことによって、二つのスイッチング信号の振幅差を減少
し、並列接続されるショットキー接合形電界効果トラン
ジスタに供給するスイッチング信号の生成によって生ず
るスイッチング速度の低下を防止したものである。In other words, in the present invention, by lowering the pinch-off voltage of the Schottky junction field effect transistors connected in parallel, the amplitude difference between two switching signals is reduced, and the pinch-off voltage of the Schottky junction field effect transistors connected in parallel is reduced. This prevents the switching speed from decreasing due to the generation of the supplied switching signal.
以下に本発明の要旨を第１図に示す実施例によって具体
的に説明する。The gist of the present invention will be specifically explained below with reference to an embodiment shown in FIG.
第１図（ａｌは本発明一実施例の回路図であり１図にお
いて、ｌはスイッチング信号ＶＣによってゲートＧを駆
動されソースＳを入力側ＩｎとしドレーンＤを出力（ｌ
ｌｌｏｕｔとする第一のショットキー接合形電界効果ト
ランジスタ、３はゲートＧを前記スイッチング信号の反
転信号＊Ｖｃ’によって駆動され、ドレーンＤを第一の
ショットキー接合形電界効果トランジスタ１のドレーン
Ｄに接続されソースＳからバイアス電圧ｖｂ “の供
給を受け、且つショットキー接合形電界効果トランジス
タ１のピンチオフ電圧Ｖｐより低いピンチオフ電圧ｖｐ
２を有する第二のショットキー接合形電界効果トランジ
スである。FIG. 1 (al is a circuit diagram of one embodiment of the present invention. In FIG. 1, l is a gate G driven by a switching signal VC, a source S is an input side In, and a drain D is an output (l
A first Schottky junction field effect transistor 3 with llout has a gate G driven by an inverted signal *Vc' of the switching signal, and a drain D connected to the drain D of the first Schottky junction field effect transistor 1. connected and receives a bias voltage vb from the source S, and has a pinch-off voltage vp that is lower than the pinch-off voltage Vp of the Schottky junction field effect transistor 1.
2 is a second Schottky junction field effect transistor.
第１図（ｂ）に示すよに、入力信号の直流レベルＶ（０
）を基準とするとき、第一のショットキー接合形電界効
果トランジスタ１を駆動するスイッチング信号Ｖｃのハ
イレベルＶ （ｈ） 、同ローレベルＶ （１１。As shown in FIG. 1(b), the DC level of the input signal V(0
), the high level V (h) and the low level V (11) of the switching signal Vc that drives the first Schottky junction field effect transistor 1.
第二のショットキー接合形電界効果トランジスタ３を駆
動するスイッチング信号＊Ｖｃ’のハイレベル）ｋＶ（
１）’、および同ローレベル＊ ｙ （ｈ） ’の電圧
は、それぞれ。The high level of the switching signal *Vc' that drives the second Schottky junction field effect transistor 3)kV(
1)' and the voltage of the same low level *y (h)' are respectively.
Ｖ （ｈｌ −ｖ ｆｏｌ
Ｖ （１）−ｖ （１） ＋ Ｖ ｐ
＊ Ｖ（１） ’ ＝ Ｖｂ ’ ＝ Ｖ［１１＋
Ｖｐ２イ ＝Ｖｐ ＋Ｖｐ２＋Ｖ（
１１＊ Ｖ（ｈｌ ’ ＝ ＊ Ｖ（１） ＋ Ｖｐ２
＝Ｖｐ ＋ ２ Ｖｌ）２＋ ｖ （＋１であるから
、Ｖ（ｈｌと＊ Ｖ ｆｈＪ ’とのレベル差Δは。V (hl - v fol V (1) - v (1) + V p * V (1) ' = Vb ' = V[11+
Vp2i =Vp +Vp2+V(
11*V(hl' = *V(1) + Vp2
=Vp+2Vl)2+v(+1, so the level difference Δ between V(hl and *VfhJ' is.
Δ＝ｖｏ −（Ｖｐ ＋ ２Ｖｐ２＋ｖｆｌ））したが
って１例えば
Ｖｐ２＝ ０．２Ｖｐ
とすると
Δ ＝ １．４Ｖｐ＋ｖ（ｏン−ｖ（１）となり
、従来例に比し１．６ Ｖ ｐ減少することができる。Δ=vo - (Vp + 2Vp2+vfl)) Therefore, if Vp2 = 0.2Vp, then Δ = 1.4Vp+v(on-v(1)), which can be reduced by 1.6 Vp compared to the conventional example. .
第１図（Ｃ１は本発明の他の実施例の回路図であり。FIG. 1 (C1 is a circuit diagram of another embodiment of the present invention.
前記実施例の出力側に第三のシヨ・ｙ）キー接合形電界
効果トランジスタ４を直列に接続し、第一のショットキ
ー接合形電界効果トランジスタ１を駆動するスイッチン
グ信号Ｖｃによって同時に駆動するようにしたものであ
り１本発明になるスイ・ノチング回路によってスイッチ
マトリ・ノクスを構成する場合１個々のスイッチング回
路間の干渉を防止する効果が得られる。A third Schottky junction field effect transistor 4 is connected in series to the output side of the above embodiment, and is driven simultaneously by the switching signal Vc that drives the first Schottky junction field effect transistor 1. Therefore, when a switch matrix node is constructed using the switch notching circuit according to the present invention, the effect of preventing interference between individual switching circuits can be obtained.
以上説明したように１本発明によれば二つのショットキ
ー接合形電界効果トランジスタを直列並列に接続したス
イッチング回路において、並列接続されるショットキー
接合形電界効果トランジスタ用のスイッチング信号を生
成する増幅回路のゲインを、従来より低（することがで
きるので、スイッチング速度を増大する効果が得られる
。As explained above, according to the present invention, in a switching circuit in which two Schottky junction field effect transistors are connected in series and parallel, an amplifier circuit that generates a switching signal for the Schottky junction field effect transistors connected in parallel. Since the gain can be made lower than in the past, the effect of increasing the switching speed can be obtained.
【図面の簡単な説明】
第１図（ａ）は本発明一実施例の回路図。
第１図（′ｂ）は同実施例の効果の説明図。
第１図（Ｃ）は本発明の他の実施例の回路図。
第２図（ａ）は従来例の回路図。
第２図（ｂｌは同従来例の問題点の説明図である。
図中。
１は第一のショットキー接合形電界効果トランジスタ。
３は第二のショットキー接合形電界効果トランジスタで
ある。
（α、 ￥−ｒ酊 ＣＣ。
ＶＣ裏ＶＣＩ
ｖ（−ＸｖＣ″BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1(a) is a circuit diagram of one embodiment of the present invention. FIG. 1('b) is an explanatory diagram of the effect of the same embodiment. FIG. 1(C) is a circuit diagram of another embodiment of the present invention. FIG. 2(a) is a circuit diagram of a conventional example. FIG. 2 (bl is an explanatory diagram of the problems of the conventional example. In the figure. 1 is the first Schottky junction field effect transistor. 3 is the second Schottky junction field effect transistor. α, ¥-r intoxication CC. VC back VCI v(-XvC″
Claims (1)
力側としドレーンを出力側とする第一のショットキー接
合形電界効果トランジスタと、ゲートを前記スイッチン
グ信号の反転信号によって駆動されドレーンを前記第一
のショットキー接合形電界効果トランジスタのドレーン
に接続されソースからバイアス電圧の供給を受け且つ前
記ショットキー接合形電界効果トランジスタより低いピ
ンチオフ電圧を有する第二のショットキー接合形電界効
果トランジスタとによって構成されることを特徴とする
スイッチング回路。a first Schottky junction field effect transistor whose gate is driven by a switching signal and whose source is an input side and whose drain is an output side; and a first Schottky junction whose gate is driven by an inverted signal of the switching signal and whose drain is an output side. and a second Schottky junction field effect transistor connected to the drain of the Schottky junction field effect transistor, receiving a bias voltage from the source, and having a lower pinch-off voltage than the Schottky junction field effect transistor. switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19082484A JPS6169212A (en) | 1984-09-12 | 1984-09-12 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19082484A JPS6169212A (en) | 1984-09-12 | 1984-09-12 | Switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169212A true JPS6169212A (en) | 1986-04-09 |
Family
ID=16264368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19082484A Pending JPS6169212A (en) | 1984-09-12 | 1984-09-12 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169212A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179609A (en) * | 1987-01-20 | 1988-07-23 | Matsushita Electric Ind Co Ltd | Semiconductor variable resistor |
| JPH02127815A (en) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | Thin film transistor switch circuit and its drive method |
| US11061125B2 (en) | 2016-03-31 | 2021-07-13 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
| US11294044B2 (en) | 2016-03-31 | 2022-04-05 | Bfly Operations, Inc. | Multilevel bipolar pulser |
| US11921240B2 (en) | 2019-09-19 | 2024-03-05 | Bfly Operations, Inc. | Symmetric receiver switch for ultrasound devices |
-
1984
- 1984-09-12 JP JP19082484A patent/JPS6169212A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179609A (en) * | 1987-01-20 | 1988-07-23 | Matsushita Electric Ind Co Ltd | Semiconductor variable resistor |
| JPH02127815A (en) * | 1988-11-08 | 1990-05-16 | Matsushita Electric Ind Co Ltd | Thin film transistor switch circuit and its drive method |
| US11061125B2 (en) | 2016-03-31 | 2021-07-13 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
| US11294044B2 (en) | 2016-03-31 | 2022-04-05 | Bfly Operations, Inc. | Multilevel bipolar pulser |
| US11768282B2 (en) | 2016-03-31 | 2023-09-26 | BFLY Operations, Inc | Multilevel bipolar pulser |
| US11921240B2 (en) | 2019-09-19 | 2024-03-05 | Bfly Operations, Inc. | Symmetric receiver switch for ultrasound devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554515A (en) | CMOS Operational amplifier | |
| US4616189A (en) | Gallium arsenide differential amplifier with closed loop bias stabilization | |
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| JPH01109824A (en) | Level converting circuit | |
| US4412139A (en) | Integrated MOS driver stage with a large output signal ratio | |
| JPH035692B2 (en) | ||
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| US5148120A (en) | Class-AB push-pull drive circuit | |
| US4713559A (en) | Multiple input and multiple output or/and circuit | |
| JPS6169212A (en) | Switching circuit | |
| US5210236A (en) | Differential amplifier | |
| JPH06152341A (en) | Buffering circuit | |
| US4970471A (en) | Gallium arsenide class AB output stage | |
| JP2731057B2 (en) | comparator | |
| JPH02186826A (en) | Level shifter | |
| JPS61148906A (en) | Mos amplification output circuit | |
| JP2540784B2 (en) | MOS4 quadrant multiplier | |
| JPS63276308A (en) | Differential amplifier circuit | |
| JPS5937736A (en) | Current switching type logical circuit | |
| JPH06260926A (en) | Level shift circuit for logical signal | |
| SU1656683A1 (en) | Integral digital-to-analog converter | |
| SU1128370A1 (en) | Differential amplifier | |
| JPS63234721A (en) | Inverter circuit | |
| JPH11102407A (en) | Differential circuit, ota and squaring circuit |