SU1128370A1

SU1128370A1 - Differential amplifier

Info

Publication number: SU1128370A1
Application number: SU833659912A
Authority: SU
Inventors: Вадим Николаевич Бирюков; Владимир Борисович Дмитриев-Здоров
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1983-11-09
Filing date: 1983-11-09
Publication date: 1984-12-07

Abstract

ДИФФЕРЕШЩАЛЬНЫЙ УСШШТЕЛЬ, содержащий первый и второй каскады, в первом и втором плече каждого из которых включены последовательно по посто нному току каналы усиливан цего и первого нагрузочного полевых тран зисторов, причем затвор усшшвакицего полевого транзистора первого ппеча второго дифференциального каскада соединен со стоком усилйвакщего полевого транзистора второго плеча первого дифференциального каскада, а заjTBOp усиливающего полевого транзис- . тора второго плеча второго дифферен-. циального каскада соединен со стоком усиливающего полевого транзистора первого плеча первого дифференциапь- ного каскада, а затворы первых нагрузочных полевых транзисторов первого дифференциального каскада соединены со своими стоками, отличающийс тем, что, с целью повышени подавлени синфазной составл ющей выходного сигнала, в каждое плечо введен нагрузочный полевой транзистор , канал которого включен последовательно по посто нному току с каналами усиливающего и первого нагрузочного полевых транзисторов соответствунидего плеча, затвор первого нагрузочного полевого транзистора первого плеча второго диффе ренциального. касО ) када соединен со стоком первого нагрузочного поЛевого транзистора первого плеча первого дифференциального каскада, а затвор первого нагрузочного полевого транзистора второго хщеча второго дифференциального каскада - со стоком первого нагрузочного полевого транзистора второго пле4а первого дифференциального каскада , при этом затворы всех вторых на-( грузочньк толевых транзисторов соединейы со своими стоками.A DIFFEREPSHALNE USHTEL, containing the first and second cascades, in the first and second shoulders of each of which are connected in series with direct current, the channels of this and the first load field-effect transistors are amplified, and the gate of the first differential circuit of the second differential cascade is connected to the amplifiers drain of the field-effect transistor shoulder of the first differential cascade, and for jTBOp enhancing field transis-. torus of the second shoulder of the second differential. The social cascade is connected to the drain of the amplifying field-effect transistor of the first arm of the first differential cascade, and the gates of the first load field-effect transistors of the first differential cascade are connected to their effluent, characterized by the fact that, in order to increase suppression of the common-mode component of the output signal, field-effect transistor, the channel of which is connected in series in direct current with the channels of the amplifying and first-loaded field-effect transistors correspondingly shoulder, the gate of the first load field-effect transistor of the first shoulder of the second differential. caso) kada is connected to the drain of the first load field Left transistor of the first shoulder of the first differential stage, and the gate of the first load field-effect transistor of the second slice of the second differential stage is connected to the drain of the first load field-effect transistor of the second plate of the first differential cascade, while the gates of all the second- transistors connect with their drains.

Description

Изобретерше относитс к микроэлек ронике и полупроводниковой технике и может быть использовано в интегральных схемах на полевых транзисторах . Известен дифференциальный усилитель , у которого каждое плечо содержит усиливакнций полевой транзистор и два последова.т.ельно соединенных нагрузочных полевых транзистора,, при этом затворы нагрузочных полевых транзисторов соединены со своими истоками DJ . Однако данный дифференциальный усилитель обладает недостаточным коэффициентом подавлени синфазного сигнала. Наиболее близким к изобретению . .. вл етс дифференциальный усилитель, содержащей первый и второй каскады, в первом и втором гшече каждого, из которых включены последовательно по . посто нному току каналы усиливающего и первого нагрузочного полевых транзисторов, причем затвор усиливаю щего полевого транзистора первого плеча второго дифференциального каскада соединен со стоком усииивающего полевого транзистора второго плеча первого дифференциального каскада, затвор усиливающего полевого транзис тора второго плеча второго дифференциального каскада - со стоком усипивающёго полевого транзистора первого дифференциального каскада, а затворы первых нагрузочных полевых транзисторо .в первого дифференциального каскада соединены со своими стоками 2j Однако известный дифференциальньй усилитель обладает недостаточным подавлением синфазной составл ющей выходного сигнала. Цель изобретени - повышение подавлени синфазной составл ющей вы ходною сигнала. I . . С этой цепью в дифференциальном усилителе, содержащем первый и второй каскады, в первом и втором плече каждого из которых включены последовательно по посто нному току каналы усиливанщего и первого нагрузочного полевых транзисторов, причем затвор ускпивак цего полевого транзистора первого плеча второго дифференциального каскада соединен со.стоком усиливаквцего полевого транзистора вто , рого плеча первого дифференциального каскада, затвор усиливающего полевого транзистора второго плеча второго дифференциального каскада - со стоком усиливающего полевого транзистора первого плеча первого дифференциального каскада, а затворы первых нагрузочных полевых транзисторов первого дифференциального каскада соединены со своими стоками, в каждое плечо введен второй нагрузочный полевой транзистор, KaHaji которого включен .последовательно по посто нному току с каналами усиливающего и первого нагрузочного полевых транзисторов соответствующего плеча, затвор первого нагрузочного полевого транзистора первого плеча второго дифференциального каскада соединен со стоком первого нагрузочного полевого транзистора первого плеча первого дифференциального каскада, а затвор первого нагрузочного полевого транзистора второго.плеча второго дифференциального каскада - со стоком первого нагрузочного полевого транзистора второго плеча первого дифференциального каскада, при этом затворы всех вторых на.грузочных полевых транзисторов соединены со своими стоками. На чертеже представлена принципиальна электрическа схема предложенного дифференциального усилител . Дифференциальный усилитель содержит первый и второй каскады 1 и 2, в каждом штече которых включены усиливающий полевой транзистор 3, первый 4 и .второй 5 нагрузочные полевые транзисторы. Дифференциальньй усилитель работает следующим образом. Входной дифференциальный сигнал подаетс на затворы усиливающих полевых транзисторов 3 первого каскада 1. За счет использовани нагрузочных полевых транзисторов 4 и 5, работающих в качестве динамической нагрузки, получаетс высокий коэффициент усилени первого каскада 1. Усиленные дифференциальные сигналы со стоков усиливак щих Полевых транзисторов 3 первого каскада 1 поступают на затворы соответствующих усиливающих полевых транзисторов 3 второго каскада 2. Нагрузка плеч второго каскада 2 также вл е.тс динамической. В отсутствие сигналов на входе дифференциального усилител режимы работы первого и второго каскадов 1 и 2 по посто нному току идентичны. 311 Это приводит к равенству посто нньк напр жений на стоках и на затворах первых нагрузочных полевых транзисторов 4 первого и второго каскадов 1 и 2. Если же на входы дифференциального усилител воздействует синфазньй сигнал, то в силу идентичности плеч neijBoro и второго каскадов 1 и 2 потенциалы на стоках первых нагрузочных полевых транзисторов 4 мен ютс одновременно, В результате во втором каскаде 2 напр жени на затворах усиливающих полевых транзисторов 3 и нагрузочных полевых транзисторов 4 мен ютс синфазно. Это приводит к компенсации изменени наCFTD . ПГТП 283 5 10 ; . 04 пр жени на- стоках усиливаюйщх полевых транзисторов 3 при воздействии на входы дифференциального усилител , синфазного сигнала. Дл дифф.еренциального сигнала во втором каскаде 2 напр жени на затворах усипивающих полевых транзисторов 3 и нагрузочных полевых транзисторов. 4 мен ютс тивофазно, что приводит к усипению : дифференциального сигнала. ; Положительный эффект от внедрени предложенного дифференциального усилител заключаетс в повышении по- давлени синфазной составл ющей выходного сигнала.The invention relates to microelectronics and semiconductor technology and can be used in integrated field-effect transistors. A differential amplifier is known, in which each arm contains amplifiers of a field-effect transistor and two series-connected connected load field-effect transistors, while the gates of the load field-effect transistors are connected to their sources DJ. However, this differential amplifier has an insufficient common mode rejection ratio. Closest to the invention. .. is a differential amplifier containing the first and second stages in the first and second stages of each, which are connected in series with each. direct current channels amplifying and first load field-effect transistors, and the gate of the amplifying field-effect transistor of the first shoulder of the second differential cascade is connected to the drain of the amplifying field-effect transistor of the second shoulder of the first differential cascade, the gate of the amplifying field transformer of the second shoulder of the second differential cascade with a drain of the second differential cascade with a drain of the second differential cascade. of the first differential stage, and the gates of the first load field-effect transistors. In the first differential The cascade is connected to its own wastewater 2j. However, the well-known differential amplifier has insufficient suppression of the in-phase component of the output signal. The purpose of the invention is to increase the suppression of the in-phase component of the output signal. I. . With this circuit in the differential amplifier containing the first and second stages, in the first and second shoulders of each of which are connected in series at a constant current the channels of the amplifying and first load field-effect transistors, and the gate of the accelerator field of the first differential stage of the second differential cascade is connected with. amplification of the field-effect transistor of the second, rye shoulder of the first differential stage, the gate of the amplifying field-effect transistor of the second shoulder of the second differential stage - with one hundred ohm of the amplifying field-effect transistor of the first shoulder of the first differential cascade, and the gates of the first load field-effect transistors of the first differential stage are connected to their drains, a second load field-effect transistor is inserted into each shoulder, the KaHaji of which is connected in series to the amplifying and first load field-effect transistors the corresponding shoulder, the gate of the first load field-effect transistor of the first shoulder of the second differential stage is connected to the drain ne Vågå load field effect transistor of the first arm of the first differential stage and the gate of the first load FET vtorogo.plecha second differential stage - the drain of the first load FET of the second arm a first differential stage, and the gates of the second FETs na.gruzochnyh connected to their drains. The drawing shows a circuit diagram of the proposed differential amplifier. The differential amplifier contains the first and second stages 1 and 2, each plug of which includes an amplifying field effect transistor 3, the first 4, and the second 5 load field-effect transistors. Differential amplifier works as follows. The input differential signal is supplied to the gates of the amplifying field-effect transistors 3 of the first cascade 1. By using the load field-effect transistors 4 and 5 operating as a dynamic load, a high gain of the first stage 1 is obtained. The amplified differential signals from the drain of the amplifying FET 3 of the first stage 1 is fed to the gates of the respective amplifying field-effect transistors 3 of the second stage 2. The load of the shoulders of the second stage 2 is also dynamic. In the absence of signals at the input of the differential amplifier, the operating modes of the first and second stages 1 and 2 for DC are identical. 311 This leads to the equality of the constant voltages on the drains and on the gates of the first load field-effect transistors 4 of the first and second stages 1 and 2. If the inputs of the differential amplifier are affected by the common mode signal, then because of the identity of the neijBoro shoulders and the second stages 1 and 2 potentials in the drains of the first load field-effect transistors 4, they change simultaneously; As a result, in the second stage, the voltages 2 across the gates of the amplifying field-effect transistors 3 and the load field-effect transistors 4 change in phase. This leads to a compensation change on the CFTD. PGTP 283 5 10; . 04 are connected to the amplifiers of field-effect transistors 3 when they are applied to the inputs of a differential amplifier, a common-mode signal. For a differential signal in the second stage, the voltage is across the gates of the amplifying field-effect transistors 3 and the load field-effect transistors. 4 vary in phase-shift, leading to amplification of: the differential signal. ; The positive effect of introducing the proposed differential amplifier is to increase the in-phase suppression of the output signal.

Claims

DIFFERENTIAL AMPLIFIER ;; containing the first and second cascades, in the first and second arms of each of which are connected in series with constant current channels of the amplifying and first load field injuries of the resistors, and the gate of the amplifying field effect transistor of the first shoulder of the second differential stage · is connected to the drain of the amplifying field effect transistor of the second shoulder of the first differential stage , and the gate of the amplifying field effect transistor of the second shoulder of the second differential. the social cascade is connected to the drain of the amplifying field-effect transistor of the first arm of the first differential-> cascade, and the gates of the first load field-effect transistors of the first differential cascade are connected to their drains, characterized in that, in order to increase the suppression of the in-phase component of the output signal, a load a field-effect transistor, the channel of which is connected in series in direct current with the channels of the amplifying and first load field-effect transistors of the corresponding arm, the gate of the first load field-effect transistor of the first shoulder of the second differential. the cascade is connected to the drain of the first load field transistor of the first arm of the first differential cascade, and the gate of the first load field transistor of the second arm of the second differential cascade is connected to the drain of the first load field transistor of the second play of the first differential cascade, while the gates of all the second (load Fractional transistors) are connected with their drains.

1128370 of the second transistor of the second arm of the second differential cascade - with a drain of the amplifying field effect transistor of the first arm of the first differential cascade, and the gates of the first load field transistors of the first differential cascade are connected to their drains, a second load field transistor is introduced into each arm, the channel of which is connected in series with a constant current with channels of the amplifying and the first. field-effect transistors of the corresponding arm, the gate of the first field-effect transient the torus of the first arm of the second differential cascade is connected to the drain of the first load field transistor of the first arm of the first differential cascade, and the gate of the first load field transistor of the second shoulder of the second differential cascade is connected to the drain of the first load field transistor of the second arm of the first differential cascade, while the gates of all the second load field effect transistors connected to their drains.

The drawing shows a circuit diagram of the proposed differential amplifier.

The differential amplifier contains the first and second stages 1 and 2, in each arm of which an amplifying field-effect transistor 3, the first 4, and the second 5 load field-effect transistors are included.

Differential amplifier works as follows.

The differential input signal is applied to the gates of the amplifying field effect transistors 3 of the first stage 1. By using load field transistors 4 and 5, which operate as a dynamic load, a high gain of the first stage is obtained 1. The amplified differential signals from the drains of the amplifying field effect transistors 3 of the first stage 1 arrive at the gates of the corresponding field amplifiers. output transistors 3 of the second stage

2. The shoulder load of the second stage 2 is also dynamic.