JPS6168622A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS6168622A JPS6168622A JP59190989A JP19098984A JPS6168622A JP S6168622 A JPS6168622 A JP S6168622A JP 59190989 A JP59190989 A JP 59190989A JP 19098984 A JP19098984 A JP 19098984A JP S6168622 A JPS6168622 A JP S6168622A
- Authority
- JP
- Japan
- Prior art keywords
- input
- hit
- microprocessor
- input port
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は瞬時停電対策を講じたプログラマブルコント
ローラ(Programmable Controll
sr 以下PCと言う)に関するものである。
ローラ(Programmable Controll
sr 以下PCと言う)に関するものである。
第3図はPCを含めた一般的なコンピュータシ喜
ステム図で、P C(2)と、このPCにデータを受は
渡す入力装置(7)および出力装置(8)とは共に交流
電源(1)から電力の供給を受け、このうちp c (
2)は上位のP C(9)および計算機αO)ともデー
タの授受を行つている。
渡す入力装置(7)および出力装置(8)とは共に交流
電源(1)から電力の供給を受け、このうちp c (
2)は上位のP C(9)および計算機αO)ともデー
タの授受を行つている。
ここで、pc(2)は交流を直流に変換する電源ユニッ
ト(8)と、マイクロプロセッサユニット(以下CPU
ユニットと言う)(4)と、入力データを処理する入カ
ニニット(6)と、出力データを処理する出カニニット
(6)とで構成されている。
ト(8)と、マイクロプロセッサユニット(以下CPU
ユニットと言う)(4)と、入力データを処理する入カ
ニニット(6)と、出力データを処理する出カニニット
(6)とで構成されている。
かかるコンピュータシステムにおいて、交流電源(1)
に瞬時停電が発生してもP C(2)の電源ユニット(
8)は直流電圧を継続して供給するのでCPUユニット
(4)、入カニニット(5)および出カニニット(6)
は正常に動作する。しかし、入力装置(γ)が瞬時停電
に応動するため、P C(2)の信号取り込み中に瞬時
停電が発生すると、本来オン(以下ONと略す)である
べき信号がオフ(以下OFFと略す)として誤入力され
ることがある。
に瞬時停電が発生してもP C(2)の電源ユニット(
8)は直流電圧を継続して供給するのでCPUユニット
(4)、入カニニット(5)および出カニニット(6)
は正常に動作する。しかし、入力装置(γ)が瞬時停電
に応動するため、P C(2)の信号取り込み中に瞬時
停電が発生すると、本来オン(以下ONと略す)である
べき信号がオフ(以下OFFと略す)として誤入力され
ることがある。
第4図はこのことを示したもので、同図(a)に示すよ
うに交流電源が瞬時TBだけ停電するとき、外部入力が
ON状態のままであっても同図(b)に示す工うに停電
によって瞬時OFF状態に変化し、瞬時停電中も正常に
動作するP C(2)が同図(C)に示すタイミングで
データを取り込んでおれば、ONになるべきところがO
FFとして入力されることになる。
うに交流電源が瞬時TBだけ停電するとき、外部入力が
ON状態のままであっても同図(b)に示す工うに停電
によって瞬時OFF状態に変化し、瞬時停電中も正常に
動作するP C(2)が同図(C)に示すタイミングで
データを取り込んでおれば、ONになるべきところがO
FFとして入力されることになる。
この対策として従来は、瞬時停電を検出したときP C
(2)の制御を行っているマイクロプロセッサにホール
ド(HOLD)信号を与えて全ての動作を中止し、電源
の回復を待って継続運転する構成になっていた。
(2)の制御を行っているマイクロプロセッサにホール
ド(HOLD)信号を与えて全ての動作を中止し、電源
の回復を待って継続運転する構成になっていた。
上記の工うな従来のP C(2)が上位のP C(9)
や計算機−とデータリンクしている場合に、瞬時停電ニ
伴つマイクロプロセッサのホールドに工ってデータリン
ク処理まで中断され、PC(2)では上位ニジの信号を
取り込むことができず、また、上位側においてはデータ
リンクの交信が途絶える九め異常局と判断して解列して
しまうという問題点があった。
や計算機−とデータリンクしている場合に、瞬時停電ニ
伴つマイクロプロセッサのホールドに工ってデータリン
ク処理まで中断され、PC(2)では上位ニジの信号を
取り込むことができず、また、上位側においてはデータ
リンクの交信が途絶える九め異常局と判断して解列して
しまうという問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、瞬時停電が発生した場合でも上位のpcや計算機と
の交信が途絶えることなくデータリンク処理を継続させ
得るPCの提供を目的とするQ 〔問題点を解決するための手段〕 。
で、瞬時停電が発生した場合でも上位のpcや計算機と
の交信が途絶えることなくデータリンク処理を継続させ
得るPCの提供を目的とするQ 〔問題点を解決するための手段〕 。
この発明に係るPCは交流電源の瞬時停電を検出する瞬
時停電検出回路を備え、停電検出信号をマイクロプロセ
ッサの割込みラインおよび入力ポートに人力するもので
ある。
時停電検出回路を備え、停電検出信号をマイクロプロセ
ッサの割込みラインおよび入力ポートに人力するもので
ある。
この発明においては割込みが入ったときマイクロプロセ
ッサは今までの処理を中止して入力ポートを読みながら
瞬時停電の回復を待ち、ま次、上位のPCや計算機によ
るデータリンク処理の要求信号を他の割込みラインに入
れることに工っで、誤入力の防止を図ると共に、上位と
の交信が途絶えることを防止する。
ッサは今までの処理を中止して入力ポートを読みながら
瞬時停電の回復を待ち、ま次、上位のPCや計算機によ
るデータリンク処理の要求信号を他の割込みラインに入
れることに工っで、誤入力の防止を図ると共に、上位と
の交信が途絶えることを防止する。
第1図はこの発明の一実施例を示す要部のブロック図で
、交流電源の瞬時停電を検出する瞬時停電検出回路α刀
を設け、その停電検出信号T工をマイクロプロセッサ(
4a)の割込みライン(41)および入力ポート−に加
えている。
、交流電源の瞬時停電を検出する瞬時停電検出回路α刀
を設け、その停電検出信号T工をマイクロプロセッサ(
4a)の割込みライン(41)および入力ポート−に加
えている。
上記の如く構成されたPCにおいて、マイクロプロセッ
サ(4a)は、瞬時停電による割込みが入つ次とき外部
入力信号を取込み中であれば、その処理を中止して入力
ポート■を読みながら瞬時停電の回復を待つことで誤入
力を防止する。第2図はこの処理手順を示すフローチャ
ートで、ステップ(101)で瞬時停電による割込みが
発生すると、ステップ(102)で外部入力を取込み中
であるか否かを判定し、外部入力の取込み中であればス
テップ(102)で入力ポートの読み込みを行って−、
ステップ(104)で停電が回復したか否かを判定し、
停電が回復したときステップ(105)で元の処理を行
う。
サ(4a)は、瞬時停電による割込みが入つ次とき外部
入力信号を取込み中であれば、その処理を中止して入力
ポート■を読みながら瞬時停電の回復を待つことで誤入
力を防止する。第2図はこの処理手順を示すフローチャ
ートで、ステップ(101)で瞬時停電による割込みが
発生すると、ステップ(102)で外部入力を取込み中
であるか否かを判定し、外部入力の取込み中であればス
テップ(102)で入力ポートの読み込みを行って−、
ステップ(104)で停電が回復したか否かを判定し、
停電が回復したときステップ(105)で元の処理を行
う。
!1次、マイクロプロセッサ(4a)に割込みが発生し
たとき、上位のp C(9)や計算機−によるデータリ
ンク処理の要求信号を他の割込みラインに入れておけば
、割込みが入ったときに先行してデータリンク処理が実
行でき、これによって上位との交信が途絶えることのな
い処理が可能になる。
たとき、上位のp C(9)や計算機−によるデータリ
ンク処理の要求信号を他の割込みラインに入れておけば
、割込みが入ったときに先行してデータリンク処理が実
行でき、これによって上位との交信が途絶えることのな
い処理が可能になる。
この発明は以上説明し次とおり、交流電源の瞬時停電検
出回路を設け、その検出信号をマイクロプロセッサの割
込みラインお工び入力ポートに入れているので、これに
二って制御上の誤動作を防ぎ得ると共に、データリンク
交信の中断を防止し得るという効果が得られる。
出回路を設け、その検出信号をマイクロプロセッサの割
込みラインお工び入力ポートに入れているので、これに
二って制御上の誤動作を防ぎ得ると共に、データリンク
交信の中断を防止し得るという効果が得られる。
また、ハードウェア上は瞬時停電検出回路を設けるだけ
で済むことから、機能の割には安価な装置を提供し得る
。
で済むことから、機能の割には安価な装置を提供し得る
。
第1図はこの発明の一実施例を示すブロック図、第2図
は同実施例の動作を説明するためのフローチャート、第
3図はプログラマブルコントローラを含む一般的なコン
ピュータシステム図、第4図は従来装置における瞬時停
電時の誤入力動作を説明するための70−チャートであ
る。 (1)・・交流電源 (2)・・loグーyマプルコントローラ(3)・・電
源ユニット
は同実施例の動作を説明するためのフローチャート、第
3図はプログラマブルコントローラを含む一般的なコン
ピュータシステム図、第4図は従来装置における瞬時停
電時の誤入力動作を説明するための70−チャートであ
る。 (1)・・交流電源 (2)・・loグーyマプルコントローラ(3)・・電
源ユニット
Claims (1)
- 交流電源の瞬時停電を検出する瞬時停電検出回路を備え
、停電検出信号をマイクロプロセッサの割込みラインお
よび入力ポートに加えることによつて停電が解除するま
で割込み処理を実行することを特徴とするプログラマブ
ル・コントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59190989A JPS6168622A (ja) | 1984-09-12 | 1984-09-12 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59190989A JPS6168622A (ja) | 1984-09-12 | 1984-09-12 | プログラマブルコントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6168622A true JPS6168622A (ja) | 1986-04-09 |
Family
ID=16267008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59190989A Pending JPS6168622A (ja) | 1984-09-12 | 1984-09-12 | プログラマブルコントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6168622A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5212428B1 (ja) * | 1971-05-31 | 1977-04-07 |
-
1984
- 1984-09-12 JP JP59190989A patent/JPS6168622A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5212428B1 (ja) * | 1971-05-31 | 1977-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2533192B2 (ja) | マルチプロセッサシステムにおけるパワ―オンリセット回路 | |
JPS6168622A (ja) | プログラマブルコントロ−ラ | |
US6412016B1 (en) | Network link bypass device | |
JPH06202764A (ja) | 電源切断装置 | |
JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
JPH08163883A (ja) | モータ制御装置 | |
JPS61267810A (ja) | 停電検出判定回路 | |
JP3212966B2 (ja) | コンピュータ装置及びキーボード又はポインティング・デバイスの障害復旧方法 | |
JP2633642B2 (ja) | 電源制御装置 | |
JPS6155750A (ja) | 計算機システムの警報処理方式 | |
JP2706027B2 (ja) | プログラマブルコントローラ | |
JPS63273102A (ja) | リモ−ト入出力コントロ−ラ | |
JPH0250737A (ja) | 二重化システム | |
JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
JPS61169036A (ja) | システム監視装置 | |
JPH05108503A (ja) | 停電処理方式 | |
JPH04105151A (ja) | 入出力制御装置 | |
JP2778691B2 (ja) | バス監視回路 | |
JPH0535671A (ja) | Scsi装置 | |
JPS61260342A (ja) | バスエクステンダ | |
JPH0652004A (ja) | ペアcpu装置 | |
JPH053016B2 (ja) | ||
JPS5872226A (ja) | クロツク切替え回路 | |
JPH0536501U (ja) | 電子機器の制御装置 | |
JPH0258146A (ja) | いもづる設定認識方式 |