JPS6165624A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPS6165624A JPS6165624A JP59187605A JP18760584A JPS6165624A JP S6165624 A JPS6165624 A JP S6165624A JP 59187605 A JP59187605 A JP 59187605A JP 18760584 A JP18760584 A JP 18760584A JP S6165624 A JPS6165624 A JP S6165624A
- Authority
- JP
- Japan
- Prior art keywords
- input
- source
- terminal
- mostrs
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電界効果型半導体装置に関し、特に任意入力端
子の入力動作電圧を任意の値に設定し得る電界効果型半
導体装置に関する。
子の入力動作電圧を任意の値に設定し得る電界効果型半
導体装置に関する。
（従来の技術）
従来、ＲＯＭｔ−内蔵するｌチップマイクロコンビ為−
夕では、ＲＯＭセルのオン／オフ（ＲＯＭコード）を顧
客が決定し、ＲＯＭコードを変更することにより、各々
異なる論理動作をさせている。
夕では、ＲＯＭセルのオン／オフ（ＲＯＭコード）を顧
客が決定し、ＲＯＭコードを変更することにより、各々
異なる論理動作をさせている。
ところが入力動作電圧は顧客を問わず、ある入力端子に
対しである一条件で決っていた。例えば、ある一つの入
力端子一対する入力動作電圧は、高電圧レベルは電源電
圧の０．７倍、低電圧レベルは電源電圧の０．３倍であ
る。
対しである一条件で決っていた。例えば、ある一つの入
力端子一対する入力動作電圧は、高電圧レベルは電源電
圧の０．７倍、低電圧レベルは電源電圧の０．３倍であ
る。
ＭＯ８半導体集積回路の入力動作電圧は入力側から出力
側までの内部檜号パスの段数にも依るが、主に入力側の
初段に使用されるインバータ回路（入力バッファ）の構
成で決定される。つまり入力バッファに用いられる負荷
ＭＯ８）ランジスタと駆動ＭＯ８）ランジスタのｇ−（
利得）すなワチそれぞれのトランジスタのゲート幅とゲ
ート長（ソース・ドレイン間の間隔）との比Ｗ／Ｌで決
定される。
側までの内部檜号パスの段数にも依るが、主に入力側の
初段に使用されるインバータ回路（入力バッファ）の構
成で決定される。つまり入力バッファに用いられる負荷
ＭＯ８）ランジスタと駆動ＭＯ８）ランジスタのｇ−（
利得）すなワチそれぞれのトランジスタのゲート幅とゲ
ート長（ソース・ドレイン間の間隔）との比Ｗ／Ｌで決
定される。
第２図（ａ）、 （ｂ）ｔ−！従来のインバータ回路の
一例の回路図及び入出力特性図である。
一例の回路図及び入出力特性図である。
デプレッシ１ン型ＭＯ８）ランジスタＱＤは負荷用、エ
ンハンスメン）梨ＭＯＳトランジスタＱ冨は駆動用であ
り、（１０／１０）、（１０１５）はそれぞれＷ／Ｌを
示す。
ンハンスメン）梨ＭＯＳトランジスタＱ冨は駆動用であ
り、（１０／１０）、（１０１５）はそれぞれＷ／Ｌを
示す。
第３図（ａ）、 （ｂ）は従来のインバータ回路の他の
例の回路図及び入出力特性図である。
例の回路図及び入出力特性図である。
第３図（ａ）に示すインバータ回路は第２図（ａ）に示
すインバータ回路とは同じ構成である−が駆動用ＭＯ８
）ランジスタＱ１のＷ／Ｌｔ−２０１５に変えである。
すインバータ回路とは同じ構成である−が駆動用ＭＯ８
）ランジスタＱ１のＷ／Ｌｔ−２０１５に変えである。
それ以外は同じである。
第２図（ｂ）と第３図（ｂ）を比較すれば明らかなよう
゛に、入力動作電圧Ｖｔ５Ｏ高電圧レベルの電圧はＷル
比に依存し、これを下げるにはＷ／Ｌ比を大きくすれば
良い。
゛に、入力動作電圧Ｖｔ５Ｏ高電圧レベルの電圧はＷル
比に依存し、これを下げるにはＷ／Ｌ比を大きくすれば
良い。
（発明が解決しようとする問題点）
従来、顧客の要求に応じ、入力動作電圧の高電圧レベル
全変更する場合、半導体素子の形状変更、すなわちゲー
トの長さり１幅Ｗｏ変更によってＷ／Ｌ比を変えていた
。この方法ではゲート、フィールド、拡散等のマスクを
顧客ごとに用意するため、多大の工数と、製造上の複雑
さを招く欠点があった。
全変更する場合、半導体素子の形状変更、すなわちゲー
トの長さり１幅Ｗｏ変更によってＷ／Ｌ比を変えていた
。この方法ではゲート、フィールド、拡散等のマスクを
顧客ごとに用意するため、多大の工数と、製造上の複雑
さを招く欠点があった。
本発明の目的は、上記欠点を除き、容易に入力動作電圧
を顧客毎に設定できる電界効果型半導体装置を提供する
ことにある。
を顧客毎に設定できる電界効果型半導体装置を提供する
ことにある。
（問題点を解決するための手段）
本発明の電界効果型半導体装置は、内部回路の入力初段
に利得が異なる負荷用ＭＯＳトランジスタを複数個と利
得が異なる駆動用ＭＯ，９）ランジスタを複数個配置し
、前記負荷用ＭＯ８）ランジスタのうちの選択された少
くとも１個のＭＯＳトランジスタのドレインを出力端子
に接続しソースを電源の一方の端子に接続しゲートヲソ
ースに接続し、前記駆動用ＭＯＳトランジスタのうちの
選択された少くとも１個のＭＯＳ）ランジスタのドレイ
ンを出力端子に接続しゲートを入力端子に接続しソース
を電源の他方の端子に接続することにより構成される。
に利得が異なる負荷用ＭＯＳトランジスタを複数個と利
得が異なる駆動用ＭＯ，９）ランジスタを複数個配置し
、前記負荷用ＭＯ８）ランジスタのうちの選択された少
くとも１個のＭＯＳトランジスタのドレインを出力端子
に接続しソースを電源の一方の端子に接続しゲートヲソ
ースに接続し、前記駆動用ＭＯＳトランジスタのうちの
選択された少くとも１個のＭＯＳ）ランジスタのドレイ
ンを出力端子に接続しゲートを入力端子に接続しソース
を電源の他方の端子に接続することにより構成される。
（実施例）
次に本発明の実施例について図面金石いて説明する。
第１図は本発明の一実施例の回路図である。
この実施例は、内部回路の入力初段に利得が異なる負荷
用ＭＯＳトランジスタＱＤ１ｅ ＱＤ２＠ ＱＤＳと利
得が異なる駆動用ＭＯ８）ランジスタ（ｈｔＱｍｚ。
用ＭＯＳトランジスタＱＤ１ｅ ＱＤ２＠ ＱＤＳと利
得が異なる駆動用ＭＯ８）ランジスタ（ｈｔＱｍｚ。
Ｑｌｌｍ、 Ｑ１４４個配置し、負荷用ＭＯＳトランジ
スタのうちの選択された１個のＭＯＳ）ランジスタＱＤ
２のドレインを出力端子ＶＯＵ？ に接続しソースを
電源の一方の端子ＶＯＯに接続しゲートをソースに接続
し、駆動用ＭＯＳトランジスタのうちの選択された２個
のＭＯＳトランジスタＱｍｚ、 Ｑｍａのドレインを出
力端子■ｏυ！ に接続しゲートを入力端子ｖ！Ｎに接
続しソースを電源の他方の端子（接地）Ｋ接続すること
により構成される。
スタのうちの選択された１個のＭＯＳ）ランジスタＱＤ
２のドレインを出力端子ＶＯＵ？ に接続しソースを
電源の一方の端子ＶＯＯに接続しゲートをソースに接続
し、駆動用ＭＯＳトランジスタのうちの選択された２個
のＭＯＳトランジスタＱｍｚ、 Ｑｍａのドレインを出
力端子■ｏυ！ に接続しゲートを入力端子ｖ！Ｎに接
続しソースを電源の他方の端子（接地）Ｋ接続すること
により構成される。
Ｑｏｌ、” Ｑｎａ＊ Ｑｍ１〜Ｑ鵞４の横の（）内の
数字５１５〜４０１５ はＷ／Ｌの値を示す。このよう
に、各々のＷ／Ｌｔ−変えてｇ の異なったものを設は
惰 でおくことによって、組合せによって多数の入力動作電
圧が設定できる。また、設定する入力動作電圧の種類を
同じとするならば、ｇ、の同じトランジスタを用意する
場合よりも入力バッファに用いる面積を小さくできる。
数字５１５〜４０１５ はＷ／Ｌの値を示す。このよう
に、各々のＷ／Ｌｔ−変えてｇ の異なったものを設は
惰 でおくことによって、組合せによって多数の入力動作電
圧が設定できる。また、設定する入力動作電圧の種類を
同じとするならば、ｇ、の同じトランジスタを用意する
場合よりも入力バッファに用いる面積を小さくできる。
第１図において、Ａ４−ｋ ＠、 ８１〜Ｂ４ は接続
接続箇所を示している。接続方法はＲＯＭコードの有る
品種では、ＲＯＭコードを切換える工程（例えばコンタ
クト形成工程）と同一工程で実現できる。この接続を顧
客毎に行うことで任意の入力動作電圧が容易に設定でき
る。
接続箇所を示している。接続方法はＲＯＭコードの有る
品種では、ＲＯＭコードを切換える工程（例えばコンタ
クト形成工程）と同一工程で実現できる。この接続を顧
客毎に行うことで任意の入力動作電圧が容易に設定でき
る。
（発明の効果）
以上説明したように、本発明によれば、入力動作電圧を
顧客毎に容易に設定できる電界効果型半導体装置を得る
ことができる。
顧客毎に容易に設定できる電界効果型半導体装置を得る
ことができる。
第１図は本発明の一実施例の回路図、第２図（ａ）。
（ｂ）は従来のインバータ回路の一例の回路図及び入出
力特性図、第３図（ａ）、 （ｂ）は従来のイ／パータ
回路の他の例の回路図及び入出力特性図である。 Ａ４−Ａ３． ＢＬ〜Ｂ４ ”・・”接続箇所、ＱＩ）
、 ＱＩ）ｔ〜ＱＤ３・・・・・・デプレッシ璽ン型Ｍ
０８トランジスタ、Ｑｍ、Ｑｍｔ−Ｑｍ４・・・・・・
エンハンスメント型ＭＯＳトランジスタ。 第 Ｉ 図
力特性図、第３図（ａ）、 （ｂ）は従来のイ／パータ
回路の他の例の回路図及び入出力特性図である。 Ａ４−Ａ３． ＢＬ〜Ｂ４ ”・・”接続箇所、ＱＩ）
、 ＱＩ）ｔ〜ＱＤ３・・・・・・デプレッシ璽ン型Ｍ
０８トランジスタ、Ｑｍ、Ｑｍｔ−Ｑｍ４・・・・・・
エンハンスメント型ＭＯＳトランジスタ。 第 Ｉ 図
Claims (1)
- 内部回路の入力初段に利得が異なる負荷用ＭＯＳトラ
ンジスタを複数個と利得が異なる駆動用ＭＯＳトランジ
スタを複数個配置し、前記負荷用ＭＯＳトランジスタの
うちの選択された少くとも１個のＭＯＳトランジスタの
ドレインを出力端子に接続しソースを電源の一方の端子
に接続しゲートをソースに接続し、前記駆動用ＭＯＳト
ランジスタのうちの選択された少くとも１個のＭＯＳト
ランジスタのドレインを出力端子に接続しゲートを入力
端子に接続しソースを電源の他方の端子に接続したこと
を特徴とする電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187605A JPS6165624A (ja) | 1984-09-07 | 1984-09-07 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187605A JPS6165624A (ja) | 1984-09-07 | 1984-09-07 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6165624A true JPS6165624A (ja) | 1986-04-04 |
Family
ID=16209033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59187605A Pending JPS6165624A (ja) | 1984-09-07 | 1984-09-07 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165624A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS64808A (en) * | 1987-06-23 | 1989-01-05 | Sumitomo Electric Ind Ltd | Semiconductor circuit |
| JP2011502429A (ja) * | 2007-10-30 | 2011-01-20 | クゥアルコム・インコーポレイテッド | 調整可能なサイズを有する局部発振器バッファ及びミキサ |
| KR20170094340A (ko) * | 2014-12-11 | 2017-08-17 | 에보닉 어드밴스드 보타니컬스 에스에이에스 | 바이오리액터 |
-
1984
- 1984-09-07 JP JP59187605A patent/JPS6165624A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS64808A (en) * | 1987-06-23 | 1989-01-05 | Sumitomo Electric Ind Ltd | Semiconductor circuit |
| JP2011502429A (ja) * | 2007-10-30 | 2011-01-20 | クゥアルコム・インコーポレイテッド | 調整可能なサイズを有する局部発振器バッファ及びミキサ |
| KR20170094340A (ko) * | 2014-12-11 | 2017-08-17 | 에보닉 어드밴스드 보타니컬스 에스에이에스 | 바이오리액터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012448A (en) | Sense amplifier for a ROM having a multilevel memory cell | |
| US4084105A (en) | LSI layout and method for fabrication of the same | |
| JPS634674A (ja) | 半導体集積回路装置 | |
| US20030020106A1 (en) | Semiconductor processing methods of forming transistors, semiconductor processing methods of forming dynamic random access memory circuitry, and related integrated circuitry | |
| JPH0210678Y2 (ja) | ||
| JPS6065547A (ja) | 半導体装置 | |
| US5612553A (en) | Semiconductor integrated circuit and method of fabricating same and method of arranging cells | |
| US6072333A (en) | Tristate output circuit | |
| JPS6165624A (ja) | 電界効果型半導体装置 | |
| JPH08213480A (ja) | 半導体装置及びその製造方法 | |
| JPH0494557A (ja) | 半導体集積回路 | |
| JP2002533862A (ja) | 電流センスアンプ | |
| US7052962B1 (en) | Non-volatile memory cell and method of manufacturing a non-volatile memory cell | |
| US5260899A (en) | Sense amplifier for semiconductor memory device | |
| JPH05248962A (ja) | 半導体温度センサ | |
| JPH0719479B2 (ja) | 半導体メモリのセンスアンプ回路 | |
| US6624482B2 (en) | Method for creating a useful bipolar junction transistor from a parasitic bipolar junction transistor on a MOSFET | |
| US5345420A (en) | Semiconductor memory device | |
| JPH0364109A (ja) | 差動増幅回路 | |
| JPH04111463A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2844882B2 (ja) | ２入力論理回路 | |
| JPH0338059A (ja) | 集積回路装置用ｄｍｏｓトランジスタ | |
| JPH02174258A (ja) | 遅延セル | |
| JPH03217055A (ja) | 半導体集積回路装置 | |
| JPH05152524A (ja) | 半導体集積回路 |