JPS6162294A - デイジタル交換用通話路制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル交換用通話路制御装置に係り、特に
中央制御装置のｐｈａｓｅ再開時に対向局でのアラーム
を検出することがないようにしたものに関する。

〔従来の技術〕

ディジタル交換用通話路は、第５図に示す如く、１次側
タイムスイッチＰＴＳと２次側タイムスイッチＳＴＳ間
にスペース・スイッチＳＳＷを配置し、１次側タイムス
イッチＰＴＳに入力されたデータを所定の状態に接続し
２次側タイムスイッチ　　ＳＴＳより所定の順序で出力
する。この場合通話用の音声データは１次側タイムスイ
ッチＰＴＳ−スペース・スイッチ５ＳＷ−２次側タイム
スイッチＳＴＳを通って出力されるが、発呼とかダイヤ
ル情報の如き信号情報はレシービング・シグナルメモリ
Ｒ３Ｍに伝達し、信号受信分配装置ＳＲＤを経由して中
央制御装置ＣＣへ伝達される。一方中央制御装置ＣＣよ
り制御情報がセンデング・シグナルメモリＳＳＭを経由
して出力される。なお、これらの出力側には音声データ
の減衰量を調整するディジタルＰＡＤが接続され、これ
を制御する制御メモリＰＤＣが設けられている。そして
１次側タイムスイッチＰＴＳ及びレシービング・シグナ
ルメモリＲ３Ｍを制御するためにプライマリ・タイムス
イッチ制御メモリＰＴＣが設けられ、また２次側タイム
スイッチＳＴＣ及びセンデング・シグナルメモリＳＳＭ
を制御するためにセカンダリ・タイムスイッチ制御メモ
リＳＴＣが設けられている。

前記ＰＴＣＳＳＴＣ，ＳＷＣ，ＰＤＣ，等の各制御メモ
リはシグナル・レシーバ・デストリピユータ（信号受信
分配装Ｗ）ＳＲＤという通話路装置により制御されてお
り、このＳＲＤは中央制御装置ＣＣからのコマンドを受
けたときにこれを解読してＲＳＭの内容を読みとったり
、ＰＴＳの入力をシーケンシャルに読出したりする指示
をＰＴＣに出力したり、ＳＳＷのスイッチングをＳＷＣ
に指示したりする等の動作を行う。

そして第５図における点線内の各部で構成されたネット
ワークＮＷの数は交換機の容量により増減され、一定数
のＮＷ毎にＳＲＤが設けられており、これらのＳＲＤが
ＣＣにより制御される。なお前記ＮＷとＳＲＤを含めて
通話路装置という。

またＣＣ自体は現用系と予備系の２重構成である。

ここで前記ＰＴＳ、ＳＴＳ、Ｒ３Ｍ、ＳＳＭ。

ＰＴＣ，ＳＴＣ，５ＷＣＳＰＤＣはいずれもメモリで構
成されているため、その出力データについてパリティチ
ェックを行っている。それ故システムの立上における電
源投入時にはＣＣの初期化プログラムによりこれらに対
してデータを記入してパリティエラーが発生しないよう
にしなければならな、い、そのためＰＴＣにＰＴＳの全
アドレスを出力してこれにデータを書込んだり、またＳ
ＳＭ、ＳＴＣを　オール「０」にしている。

〔発明が解決しようとする問題点〕

ところでこのような初期化処理はシステムの立　　　　
　警上りにおける電源投入時のみならず、現用のＣＣ”
□１（が予備にまわりそれまで予備のＣＣが現用化され
るフェーズ再開時でも行われていた。このフェーズ再開
時には、ＳＳＭがクリアされるため、それまで接続され
ていた接続先が不明となり回線断状態となり、そのため
このＮＷに接続されている対向局においては回線エラー
検出状態となり、回線エラーのアラーム検出が発生する
ことになるという問題が存在した。

〔問題点を解決するための手段〕

前記の如（、フェーズ再開の場合に対向局にアラーム検
出が行われるという問題点を改善するため、本発明のデ
ィジタル交換用通話路制御装置では１または複数の通話
路ネットワークと、該通話路ネットワークに共通に、中
央処理装置系とインタフェースさせる為に設けられた信
号受信分配装置を備えたディジタル交換用通話路装置に
おいて、該信号受信分配装置にマイクロプロセノザシス
テムを接続するとともにこの信号受信分配装置に中央処
理装置系の信号を該マイクロプロセッサ側に送出するか
通話路ネットワーク側に送出するのか判断してこれに応
じたふり分けを行うデ、イストリピユータを備え、中央
処理装置からの特定のオーダに対してはマイクロプロセ
ッサ側に送出して処理を行うようにしたことを特徴とす
る。

〔作用〕

本発明では、フェーズ再開時にはこれをマイクロプロセ
ッサで処理を行うとともに、このときＳＳＭがクリアさ
れないような処理を行うことができるので、従来の如く
、対向局にアラームが発生することはない。

〔実施例〕

本発明の一実施例を第１図〜第４図にもとづき説明する
。

第１図は単一のＮＷにおける本発明の一実施例構成図、
第２図シよ本発明を複数のＮＷで使用した場合の実施例
、第３図はＳＲＤとマイクロプロセッサの詳細図、第４
図は動作説明図である。

第１図、第２図において、第５図と同符号部分は同一部
分を示し、またμＰはマイクロプロセッサである。第３
図において、１０はレシーバ、１１はオーダ・レジスタ
、１２はインナー・シーケンス制御部、１３はシグナル
・チェッカ兼ディストリビュータ、１４はドライバ、１
５はレシーバ、１６はシグナルレシーバ兼チェッカ、１
７はドライバ、２０はインタフェース、２１はμＰのＣ
ＰＵ、２２はＲＯＭ、２３はＲＡＭである。

通常、ＳＲＤは次の如く動作する。

■　ＣＣから通話（Ｓ　Ｐ）系のオーダがＳＲＤに送出
されるとＳＲＤではこれをレシーバ１０で受信し、それ
からオーダ・レジスタ１１にこのオーダが蓄積される。

■　オーダ・レジスタ１１にオーダが保持されたことに
より、インナー・シーケンス制御部１２が起動され、オ
ーダ・レジスタ１１に保持されたオーダをシグナル・チ
ェッカ兼ディストリビュータ１３へ転送させる。

■　シグナル・チェッカ兼ディストリビュータ１３では
この転送されたデータの正常性のチェックや、データか
ら展開したオーダの内容のチェックとその分配等を行っ
た後、ＮＷ用のドライバ１４に出力する。

■　ＮＷ用ドライバ１４ではこのシグナル・チェッカ兼
ディストリビュータ１３から人力された内容をインナー
・シーケンス制御部１２により指示されたタイミングで
データ及びアドレス用の送出バスＢ１にこのデータを送
出する。この送出バスＢ１は複数のＮＷ（第２図参照）
に接続されており、各ＮＷはそのデータの内容に応じて
動作する。

■　なお、このときインナー・シーケンス制御部１２は
ＮＷへのクロック・バスＣＬＫＢに対し送出バスＢ１上
のデータがＮＷで取込める様なりロックを発生する。

■　またシグナル・チェッカ兼ディストリビュータ１３
がその受信データをチェックしたチェック結果はドライ
バ１７に与えられ、正常の場合にはＡＳＷ（Ａｌｌ　　
Ｓｅｅｍｓ　　Ｗｅｌｌ）をＣＣに返送する。

■　ところで前記■のＳＰ系オーダがＷｒｉｔ　　　　
　　　’８系オーダっより。。ヵ１．一方的ｃＮｗｔ−
ｉｔＪＪ御オ　　　　　°、、１するものであれば前記
の如き制御が行われることになる。

■　しかし前記■のＳＰ系オーダが、ＣＣからＮＷの状
態をリードするもの（例えば回線状態のリードや保守情
報のリード等）であるときは、ＮＷからレシーブ・デー
タ・バスＢ２上に送り返されてくるデータをインナー・
シーケンス制御部１２の制御の下にＮＷ用のレシーバ１
５を経由してシグナル・レシーバ兼チェッカ１６に取り
入れ、これらをチェックの後ドライバ１７経由でＣＣに
返送する。

このようにしてＳＲＤはＣＣの指示により前記各制御メ
モリやセンデング・シグナル・メモリにデータを書込ん
だり、レシービング・シグナル・メモリから読み出した
データをＣＣに送出し、これにより通常の交換処理を遂
行する。

次にμＰの動作について説明する。μＰはＮＷ電源投入
時の初期リセット、ＮＷの自己診断およびＣＣのフェー
ズ再開時（常用系と予備系との切換時）の対向局でのア
ラーム検出防止を目的とするものである。

ここでＮＷ電源投入時の初期リセットは、ＮＷは２重化
されており電源の投入切断はその系がＯＵＳ　（Ｏｕｔ
　　ｏｆ　　５ｅｒｖｉｃｅ）状態の時のみ行われる。

電源投入時の初期リセットの暢合は、第５図に示す従来
の場合と同様の処理がμＰにより行われることになる。

またＮＷの自己診断の場合は、所定のデータを送出して
これにもとづきあらかじめ定められたラッチの状態がど
のようになっているのか等をチェックするものであり、
これまたμＰがそのＲＯＭ２２に内蔵する、公知の診断
プログラムを走行することにより行われるものである。

ＮＷ電源投入の場合には、ｐｏｗ−ｏｎ信号がμＰに入
力される。これにより第４図（ａ）に示す如き処理が行
われる。

■　ｐｏｗ−ｏｎ信号が入力されると、μＰのＣＰＵ２
１はこれを認識して、ＲＯＭ２２の電源ＯＮによるＮＷ
の初期リセット用プログラムによる制御を行う。この場
合、まずインナー・シーケンス制御部１２に対し起動信
号を出力し、またドライバ１４に対しＮＷ内擬似障害等
をセットするＦＦ群（ＭＳＤ）をリセットするデータを
出力し、これによりＭＳＤリセットが行われる。

■　次にμＰはＳＲＤのドライバ１４を経由してＮＷ内
の、ＰＴＣの全アドレスにアドレスを出力してこれにデ
ータを記入させる。このようにＰＴＳに−通りデータを
ライトしパリティエラーの発生を打消す。このようにし
てＰＴＣが初期設定される。

■　μＰはＳＴＣの全アドレスにオール「０」を書込む
。つまり　オール「０」をライトし、ＳＴＣを初期設定
する。

■　ＳＴＣの操作により全アドレスにオール「０」が書
込まれ、ＳＳＭが初期設定される。

■　μＰはＳＷＣの全アドレスにデータとしてオール「
０」を書込み、ＳＷＣを初期設定する。

■　最後にμＰはＮＷ内の各障害表示ＦＦをリセットす
る。。

しかしｐｈａｓｅ再開の場合には、ＣＣからのフェース
再開処理信号がシグナルチェッカ兼ディストリビュータ
１３で解読されて、μＰにこのフェース再開処理信号が
伝達される。これにより第４図（ｂ）の如き処理が行わ
れる。

■′ｐｈａｓｅ再開処理信号がμＰに伝達されると、Ｃ
ＰＵ２１はこれを認識して、ＲＯＭ２２のフェーズ再開
用プログラムによる制御を行う。

この場合、まずインナー・シーケンス制御部１２に対し
起動信号が出力され、またドライバ１４に対しＮＷ内擬
似障害等をセットするＦＦ群をリセットするデータを出
力する。これによりＭ　Ｓ　Ｄ　リセットが行われる。

■′次にμＰは、ＳＲＤ内のドライバ１４に対してＮＷ
ｉ害フラグリセット用のデータを送出する。インナー・
シーケンス制御部１２はこのデータを送出制御するので
これによりＮＷｉ害フラフラグセットされる。

このようにフェーズ再開時にはＮＷの電源投入時の制御
とは異なりＳＴＣやＳＳＭの初期設定が　　　　　寒行
われることがないので対向局では電源投入時の　　　　
　１１１ようにそのＳＳＭがオール「０」に初期設定さ
れることはなくＰＣＭアラーム検出することを防止する
ことができる。

なお、第３図におけるスイッチＳＷはプリント基板に設
けた、保守要員が操作する初期リセット用のスイッチで
あり、これがオンのときｐ　ｏｗｅ−ｏｎ時と同じ制御
が行われるものである。

〔発明の効果〕

本発明によれば、マイクロプロセッサを併設しこれにＮ
Ｗの初期設定や、ＮＷの自己診断等を行うようにしてＣ
Ｃの負担を軽くするのみならず、フェーズ再開時にはＮ
ＷのＳＳＭの初期設定する必要なくフェーズ再開するこ
とができる。したがって、従来のディジタル交換用通話
路制御装置において存在したフェーズ再開時における対
向局のＰＣＭアラーム検出を発生することなくフェーズ
再開することができるので、スムースに運用できるディ
ジタル交換機を提供するものとなる。

【図面の簡単な説明】

第１図は単一のＮＷにおける本発明の一実施例構成図、
第２図は本発明を複数のＮＷで使用した場合の実施例、
第３図はＳＲＤとマイクロプロセッサの詳細図、第４図
は動作説明図、第５図は従来の構成図である。 図中、１０はレシーバ、１１はオーダ・レジスタ、１２
はインナー・シーケンス制御部、１３はシグナル・チェ
ッカ兼ディストリビュータ、１４はドライバ、ｉ５はレ
シーバ、１６はシグナルレ　・シーバ兼チェッカ、１７
はドライバ、２０はインタフェース、２１はμＰ用のＣ
ＰＵ、２２はＲＯＭ１２３はＲＡＭである。

Claims (1)

【特許請求の範囲】
1. １または複数の通話路ネットワークと、該通話路ネット
   ワークに共通に、中央処理装置系とインタフェースさせ
   る為に設けられた信号受信分配装置を備えたディジタル
   交換用通話路装置において、該信号受信分配装置にマイ
   クロプロセッサシステムを接続するとともにこの信号受
   信分配装置に中央処理装置系の信号を該マイクロプロセ
   ッサ側に送出するか通話路ネットワーク側に送出するの
   か判断してこれに応じたふり分けを行うディストリビュ
   ータを備え、中央処理装置からの特定のオーダに対して
   はマイクロプロセッサ側に送出して処理を行うようにし
   たことを特徴とするディジタル交換用通話路制御装置。