JPS6159398A - 半導体集積回路システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、音声合成回路の音声合成動作をマイクロコン
ピュータで制御するシステムに関する。

（ロ）従来の技術 近年、音声合成技術の発達及び半導体集積回路技術の進
歩により、ワンチップ半導体素子上に音声合成回路を形
成した音声合成ＬＳＩが開発されている。

このような音声合成ＬＳＩは、ｒｓＡＮＹＯＴＥＣＨＮ
ＩＣＡＬ　　ＲＥＶＩＥＷ　　ＶＯＬ、１４Ｎ０．１２
　　ＡＵＧ、１９８２Ｊの第２７頁〜第３９頁に開示さ
れている如く、音声を合成するためのパラメータを記憶
する記憶回路（ＲＯＭ）を内蔵しており、このＲＯＭの
アドレスを外部から指定することにより所定の音声を合
成し出力している。更に、この音声合成ＬＳＩでは、Ｒ
ＯＭのアドレス指定を組み合わせることにより、複数の
語句を組み合わせた文章を編集することが可能となって
いる。そこで、文章編集を行う際には、マイクロコンビ
ーータと音声合成ＬＳＩとを接続し、マイクロコンピュ
ータによってＲＯＭのアドレスを指定し、文章編集を行
う。従って、この場合には半導体チップが２個となり、
回路基板上への取り付は及び互いの端子の結線が必要で
あるため、装着面積の減少には限りがあり、小型電子機
器への組み込みが困難であった。

（ハ）発明の目的 本発明は、上述した点に鑑みて為されたものであり、一
つの半導体チップ上に音声合成回路及びマイクロコンピ
ュータを形成することを目的とする。

に）発明の構成 本発明は、マイクロコンピュータ回路の一部に含まれ、
該マイクロコンピュータ回路を動作させるための命令の
記憶されたアドレスを指定するプログラムカウンタと、
音声合成回路の一部に含まれ、音声パラメータの記憶さ
れたアドレスを指定するアドレスカウンタと、前記プロ
グラムカウンタとアドレスカウンタとの出力を所定のタ
イミングで交互に切り換え出力するマルチプレクサと、
該マルチプレクサによって切り換えられたアドレス信号
によりアドレス指定され、前記マイクロコンピュータを
動作させるための命令及び音声パラメータ等を記憶する
記憶回路（ＲＯＭ）とを備え、　゛該記憶回路（ＲＯＭ
）を前記マイクロコンピュータ回路と音声合成回路とで
兼用することにより、同一半導体チップ上にマイクロコ
ンピュータ回路及び音声合成回路とが形成される構成で
ある。

（ホ）実施例 第１図は本発明の実施例を示すブロック図であり、破線
で囲まれた（１）はマイクロコンピュータ回路であり、
（２）はＰＡＲＣＯＲ方式を採用した音声合成回路であ
る。マイクロコンピュータ回路（１）は、４ビツトの構
成であり、周知の如く、４ピツ）４１位でデータの伝達
を行うデータバス（３）と、データを記憶するＲＡＭ（
４）と、演算を行うＡ　Ｌ　ｔＪ　（５１と、データを
一時保持するアキュームレータ（６）と、データバス（
３）と外部端子（７）との間でデータの入力及び出力を
行う入出力回路（８）と、実行中の命令コードを記憶す
るインストラクションレジスタ（９）と、インストラク
ションレジスタ（９）にプリセットされた命令コードを
解読し命令を実行するために各部回路を制御するインス
トラクションデコーダａ〔と、命令の記憶されたアドレ
スを指定するプログラムカウンタ（１１）と、割り込み
処理等を実行するときプログラムカウンタＱｌ）の内容
を退避させるスタック（１２とを有している。

一方、音声合成回路（２）は、音声合成コントローラ（
１３、レジスタＯａ、インデックスＲＯＭＱ５、アドレ
スカウンタａω、パラメータＲＡＭ（ｔ７）、パラメー
タデコードｕＯＭＭ、補間回路α９、Ｋ−スタック（イ
）、音源回路（２１１、デジタルフィルタ（イ）、Ｄ／
Ａ変換回路（２３１とから構成されている。ここで、音
声合成コントローラａ狙ま、マイクロコンピュータ回路
（１）のデータバス（３）に接続され、データバス（３
）から印加されるデータに基いて、音声合成のスタート
や発声速度の切り換え等の機能を制御すると共に、音声
合成中であることを示す情報等をデータバス（３）に送
出するものである。レジスタＱ４１．インデックスＲＯ
Ｍα１及びアドレスカウンタ０Ｑは、パラメータを読み
出すためのアドレス回路であり、間接指定方式と直接指
定方式がある。間接指定方式では発声する語句を６ビツ
トから成るレジスタα荀にセットされるデータによって
選択する方式であり、データバス（３）からレジスタａ
４にセットされたデータに基いて、インデックスＲＯＭ
Ｏ５が語句を発声するためのパラメータの記憶された先
頭番地を指定するための１８ビツトのアドレスコードを
アドレスカウンタａｌ１９にセットする。即ち、インデ
ックスＲＯＭ（１５にはレジスタａ４にセットされるコ
ードと語句の先頭番地との対応が予めマスクによって作
り込まれる。一方、直接指定方式ではレジスタα（にセ
ットされたデータが直接アドレスカウンタαｅに出力さ
れセットされる。即ち、データバス（３）に送出するデ
ータによって語句が直接指定できるのである。この間接
指定方式と直接指定方式とは音声合成コントローラ０３
にデータバス（３）を介して所定の信号を与えることＫ
より切り換えられる。

パラメータＲＡＭαηは９６ビツトから成り読み出され
た１フレ一ム分のパラメータ（Ｋパラメータ、ピッチパ
ラメータ、振幅情報）を記憶するものであり、記憶され
たパラメータは１フレーム毎に更新される。パラメータ
デコードＲＯＭ（ｌｌＤ＆’！、、パラメータの量子化
に際して行われた非線形変換の逆テーブルであり、パラ
メータＲＡＭ（Ｉηに記憶された１フレ一ム分のパラメ
ータを線形に変換する。

補間回路０唄まフレーム端ておいて合成音に生じる不連
続歪を避けるために、フレーム期間（例えば１０ｍ５）
を所定の間隔（例えば２．５ｍ５）で補間するものであ
り、パラメータデコードＲＯＭ（Ｉｓから印加されるパ
ラメータに基いて、各々のパラメータ補間値を作成する
。Ｋ−スタック（イ）は、デジタルフィルタ（２２のフ
ィルタ係数となるに一パラメータ及び振幅情報を記憶す
るものであり、音源回路０υは、ピッチパラメータがプ
リセットされるピッチカウンタと、ノイズカウンタとか
ら成り、ピッチカウンタは有声音源を発生するためのカ
ウンタであり、ノイズカウンタは無声音源を発生するた
めのカウンタである。デジタルフィルタ（２つは乗算器
、加減算器及びシフトレジ負夕等から構成され、音源回
路（２１）からの音源データ及びに−スタック■からの
に一パラメータに基いて、音声合成のための一般式 ％式％（１） の演算を行う。Ｄ／Ａ変換回路（ハ）はデジタルフィル
タ（社）から出力されるデジタルデータなアナログ信号
に変換するもので、その出力■。が音声合成出力となる
。

下達の如く構成されたマイクロコンピュータ回路（１）
及び音声合成回路（２）に於いて、マイクロコンピュー
タ回路（１）のプログラムカウンタａυの出力、及び、
音声合成回路（２）のアドレスカウンタ（Ｉｅの出力は
マルチブレク：Ｖ″（財）に印加されている。マルチプ
レクサ（財）は制御クロックＣＨによって、プログラム
カウンタ０υの出力とアドレスカウンタ（＋６）の出力
とを所定のタイミングで交互にＲＯＭ（ハ）に出力する
切り換え回路である。従って、あるタイミングではＲＯ
Ｍ（ハ）のアドレスはプログラムカウンタ（ｎ）によっ
て指定され、他のタイミングではＲＯＭ（２ツのアドレ
スはアドレスカウンタ（１６）によって指定されるので
ある。ＲＯＭ（ハ）は、例えば８に×８ビットの容量を
有しており、そのアドレス領域は任意に２分割される。

即ち、分割された一方のアドレス領域には、マイクロコ
ンピュータ回路（１）を動作させるためのプログラム（
即ち命令コードの集合）が記憶され、他方のアドレス領
域には、音声合成回路（２）のパラメータ等が記憶され
る。従って、プログラムカウンタα１）はプログラムの
記憶されたアドレス領域をアドレスし、アドレスカウン
タ（１６）はパラメータが記憶されたアドレス領域をア
ドレスするように設定される。また、ＲＯＭ（２５）の
出力は、８ビツトであり、マイクロコンピュータ回路（
１）のインストラフシロンレジスタ（９）及び音声合成
回路（２）のパラメータＲＡＭ（ｌηに印加され、プロ
グラムカウンタａυがアドレス指定するタイミングで読
み出された出力はインストラクションレジスタ（９）に
プリセットされ、アドレスカウンタ（１Ｆ５がアドレス
指定するタイミングで読み出された出力はパラメータＲ
ＡＭＱ７）に記憶されるように制御される。

このように、ＲＯＭＱ５１はマイクロコンピュータ回路
（１）のプログラム記憶用として、また、音声合成回路
（２）のパラメータ記憶用として兼用されるものであり
、プログラムの長さや合成される語句の数によって分割
されるアドレス領域の比率は任意に変えられる。従って
、半導体チップ上に比較的大きな面積を占有するＲＯＭ
（ハ）を兼用することにより、同一半導体チップ上にマ
イクロコンピュータ回路（１）と音声合成回路（２）と
が形成できるのである。

また、マイクロコンピュータ回路（１）の動作、及び、
音声合成回路（２）の動作を制御する多数のクロックパ
ルスは、クロックジェネレータ弼によって作成される。

クロックジェネレータ（イ）は、外部接続された振動子
（５）に基いて発振する発振回路の出力を分周し組み合
わせることによりクロックパルスを作成するものであり
、マイクロコンビエータ回路（１）及び音声合成回路（
２）で共用されている。

第２図は、マイクロコンピュータ回路（１）と音声合成
回路（２）がＲＯＭ　（２５）からデータを読み出すタ
イミングを示す図であり、ＣＰＩ、ＣＦ２、ＣＦ２及び
ＣＦ２はマイクロコンピュータ回路（１）の動作を制御
するシステムクロック、ＣＨはマルチプレクサ（２４）
を制御するクロックパルス、φ１及びφ２は音声合成回
路（２）がＲＯＩｆｌ）をアクセスするためのクロック
パルスである。マイクロコンピュータ回路（１）は４個
のクロックパルスＣＰＩ〜ＣＰ４で動作し、そのサイク
ルタイムは、例えば、５μｓである。そして、マイクロ
コンピュータ回路（１）がＲＯＭ（２５１から命令コー
ドを読み出すタイミングは、後手のクロックパルスＣＰ
３及びＣＦ２である。

従って、クロックパルスＣＰ３及びＣＦ２のタイミング
期間Ｔｃではプログラムカウンタ（１１）はＲＯＭ（２
５）に接続されなければならない。そこで、クロックパ
ルスＣＨを０”とすることによりマルチプレクサ０４）
を制御し、プログラムカウンタ（ＩＩ）の出力をＲＯＭ
（２（へ）に印加させる。このタイミングＴｃのときに
はインストラクションレジスタ（９）も制御され、読み
出された命令コードはインストラクションレジスタ（９
）にセットされる。一方、クロックパルスＣＰＩ及びＣ
Ｆ２のタイミングＴＶでは、マイクロコンピュータ回路
（１）は読み出された命令を実行する期間であり、プロ
グラムカウンタ旧）はＲＯＭ０■のアドレスを指定する
必要はない。そこで、タイミングＴＶでは音声合成回路
（２）のアドレスカウンタ（ＩＯがＲＯＭ（イ）に接続
されるように、マルチプレクサ（２４＋に印加されるク
ロックパルスＣＨを１”とする。また、このタイミング
ＴＹでは音声合成回路（２）がＲＯＭＣ＞５）からデー
タを読み出すためのクロックパルスφ１及びφ２がＲＯ
Ｍ（２５１に印加される。従って、アドレスカウンタ（
１６）の出力によってＲＯＭ（ハ）のアドレスが指定さ
れ、読み出されたデータはパラメータＲＡＭ（１７）に
記憶される。

このように、マルチプレクサ（２４）が、タイミングＴ
ｃとＴＶとで交互に、プログラムカウンタ（１υとアド
レスカウンタ００の出力とを切り換えることにより、同
−ＲＯＭ（ハ）をマイクロコンピュータ回路（１）と音
声合成回路（２）とがアクセスできるのである。また、
第２図では、マイクロコンビエータ回路（１）の１サ　
　。

イクルタイム期間内にマルチプレクサ（２４１の切り換
えを行っていたが、各サイクルタイム期間の間に所定期
間を設け、このタイミングでアドレスカウンタ（１６）
の出力をＲＯＭ＠に印加するようにしても良い。

更に、パラメータＲＡＭＱηのデータを書き変える必要
があるのは、音声合成の１フレーム毎であるから、１フ
レーム毎にマルチプレクサ（２（イ）の切り換えを制御
するようにしても良い。そこで、第３図を参照して説明
する。第３図は音声合成回路（２）の動作時間を示すタ
イミング図であり、ＣＰｔは１つの音声データを合成す
る時間、ＣＰＴは補間周期を示す時間、ＣＰｆは１フレ
ームを示す時間である。デジタルフィルタ（２３＆耘１
つの音声データを合成するためにｔ。から１１＋までの
２２個のタイミングが必要であり、１つのタイミングを
５μｓとすると合計１１０μｓとなる。即ち、１１０μ
ｓ毎にデジタルフィルタ（２つから音声データが出力さ
れるのである。そして、ＣＰＴの如り、ＴｏからＴ７．
までに２３個の音声データが出力される期間、２．５３
ｍ５を補間周期（サブフレーム）としており、ｆｏ、　
　ｆ、　、ｆ、、ｆ、の４個のサブフレームによって１
フレーム（ｘｏ、ｘ２ｍｓ）が形成される。ここで、パ
ラメータは各サブフレームのＴ□のタイミングに於いて
補間され、補間されたパラメータはこのときに一スタッ
ク翰に書き込まれる。また、パラメータＲＡ　Ｍ　０．
７）にデータを書き込むタイミングは、１フレーム内の
最後のサブフレームｆ３に於ける音声データの合成期間
Ｔ□である。即ち、サブフレームｆ３のＴ□のタイミン
グに於いて、第２図に示した如く、マルチプレクサＱ４
を制御し、ＲＯＭＧ５１からデータをパラメータＲＡＭ
（ＩＴ）に書き込む。このとき、ＲＯＭ（ハ）の出力は
８ピツトであり、９６ビツトのパラメータＲＡＭ（ｌη
を全部書き換えるためには、タイミングＴ７が１２個必
要であるが、Ｔ□はｔ０〜ｔ□の２２個のタイミングか
ら成り、書き換えには十分な時間がある。

ところで、第１図に示した実施例では、音声合成回路（
２）はパラメータを補間するための専用の補開回路（１
匂を設けていたが、この補間回路（田を無くし、パラメ
ータの補間をマイクロコンピュータ回路（１）で行うよ
うにすることもできる。この場合には、パラメータデコ
ードＲＯＭ（Ｉａｌの出力をデータバス（３）に接続し
、ＲＯＭＣｌ！５）に記憶される補間プログラムによっ
て、パラメータデコードＲＯＭ（を印から出力されるデ
ータをマイクロコンピュータ回路（１）で演算処理し、
その結果をデータバス（３）を介してに一スタック（２
０）に記憶させる。

また、合成する語句の数が多く、ＲＯＭ（２５）内の分
割されたアドレス領域に全部格納できない場合には、Ｒ
ＯＭを外付けすることも可能である。この場合には、ア
ドレスカウンタ（１６）の内容を端子Ａから外部にシリ
アル、あるいは、端子Ａが複数である場合にはパラレル
に出力し、更に、読み出されたデータを端子ＤＩＮから
パラメータＩｔＡＭ（１７）Ｋ入力するものとする。

（へ）発明の効果 上述の如く、本発明によれば、マイクロコンピュータ回
路と音声合成回路とがＲＯＭを共用するため、同一半導
体チップ上にマイクロコンピュータ回路及び音声合成回
路が形成できるものであり、小型電子機器への組み込み
が容易となり、且つ、高機能を実現できる利点を有する
。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示された実施例の動作を示すタイミング図、第３
図は音声合成の時間を示すタイミング図である。 （１）・・・マイクロコンピュータ回路、　（２）・・
・音声合成回路、　（３）・・・データバス、　（４）
・・・ＲＡＭ、　　（５）・・・Ａ　Ｌ　Ｕ、　（６）
・・・アキュームレータ、　（７）・・・外部端子、　
（８）・・・入出力回路、（９）・・・インストラクシ
ョンレジスタ、　　（１岨・・インストラクションデコ
ーダ、　０１）・・・プログラムカウンタ、　αつ・・
・スタック、０階・・・音声合成コントローラ、　０褐
・・・レジスタ、０！？・インデックスＲＯＭ、　０６
）・・・アドレスカウンタ、　０η・・・パラメータＲ
ＡＭ、　　（１１１Ｇ−・・パラメータデコードＲＯＭ
、　　（Ｉ！Ｊ・・・補間回路、　（２α・・・Ｋ−ス
タック、　（２１）・・・音源回路、　（２２・・・デ
ジタルフィルタ、　（２３）・・・Ｄ／Ａ変換回路、　
０２４）・・・マルチプレクサ、　（２勺・・・ＲＯＭ
、　　（２６１・・・クロックジェネレータ、（２７）
・・・撮動子。

Claims (1)

【特許請求の範囲】
1. １、マイクロコンピュータ回路の一部に含まれ、該マイ
   クロコンピュータ回路を動作させるための命令の記憶さ
   れたアドレスを指定するプログラムカウンタと、音声合
   成回路の一部に含まれ、音声パラメータ等の記憶された
   アドレスを指定するアドレスカウンタと、前記プログラ
   ムカウンタとアドレスカウンタとの出力を所定のタイミ
   ングで交互に切り換え出力するマルチプレクサと、該マ
   ルチプレクサによつて切り換えられた出力によつてアド
   レス指定され、前記マイクロコンピュータ回路を動作さ
   せるための命令及び音声パラメータ等を記憶する記憶回
   路（ＲＯＭ）とを備え、該記憶回路（ＲＯＭ）を前記マ
   イクロコンピュータ回路と音声合成回路とで兼用するこ
   とにより、同一半導体チップ上にマイクロコンピュータ
   回路及び音声合成回路とが形成されることを特徴とする
   半導体集積回路システム。