JPS6157985A - デ−タ拡大回路 - Google Patents
デ−タ拡大回路Info
- Publication number
- JPS6157985A JPS6157985A JP59178265A JP17826584A JPS6157985A JP S6157985 A JPS6157985 A JP S6157985A JP 59178265 A JP59178265 A JP 59178265A JP 17826584 A JP17826584 A JP 17826584A JP S6157985 A JPS6157985 A JP S6157985A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock signal
- image memory
- image
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はイメージデータ等のデータを拡大してイメージ
メモリに格納させるデータ拡大回路に関する。
メモリに格納させるデータ拡大回路に関する。
画像処理においては、一般に、データ処理部から所定の
クロック信号に同期して送られて来るシリアルなイメー
ジデータを、そのクロック信号と同一周波数のクロック
信号に同期してシフトレジスタに取り込み、一定長、例
えば１ワード、のデータがシフトレジスタに揃った時点
でシフトレジスタの内容をイメージメモリに格納してい
る。イメージメモリの内容は適宜、ＣＲＴディプレイ等
の表示装置に表示される。
クロック信号に同期して送られて来るシリアルなイメー
ジデータを、そのクロック信号と同一周波数のクロック
信号に同期してシフトレジスタに取り込み、一定長、例
えば１ワード、のデータがシフトレジスタに揃った時点
でシフトレジスタの内容をイメージメモリに格納してい
る。イメージメモリの内容は適宜、ＣＲＴディプレイ等
の表示装置に表示される。
、上記表示装置に、拡大された画像を表示することがし
ばしば要求される。
ばしば要求される。
従来は、表示装置に、拡大された画像を表示させる筒車
な技術は知られていなかった。
な技術は知られていなかった。
本発明の目的は、上記従来技術における問題にかんがみ
、データ処理部から送られて来るシリアルデータをクロ
ック信号により拡大してイメージメモリに格納するとい
う構想に基づき、画像処理において、筒車且つ高速にイ
メージデータを拡大してイメージメモリに格納し、それ
により、拡大された画像の表示を可能にするデータ拡大
回路を提供することにある。
、データ処理部から送られて来るシリアルデータをクロ
ック信号により拡大してイメージメモリに格納するとい
う構想に基づき、画像処理において、筒車且つ高速にイ
メージデータを拡大してイメージメモリに格納し、それ
により、拡大された画像の表示を可能にするデータ拡大
回路を提供することにある。
上記の目的達成のために、本発明により、シリアルデー
タを第１の所定周波数の第１のクロック信号に同期して
出力するデータ処理部、データ処理部から送出されたシ
リアルデータを、第１の所定周波数の整数倍の第２のク
ロック信号に同期してシフトするシフトレジスタ、及び
第２のクロック信号を所定数だけ計数する毎にセント信
号を出力するカウンタ、を具備し、カウンタの出力に得
られるセット信号に応答してシフトレジスタの内容をイ
メージメモリに書込むようにしたデータ拡大回路が提供
される。
タを第１の所定周波数の第１のクロック信号に同期して
出力するデータ処理部、データ処理部から送出されたシ
リアルデータを、第１の所定周波数の整数倍の第２のク
ロック信号に同期してシフトするシフトレジスタ、及び
第２のクロック信号を所定数だけ計数する毎にセント信
号を出力するカウンタ、を具備し、カウンタの出力に得
られるセット信号に応答してシフトレジスタの内容をイ
メージメモリに書込むようにしたデータ拡大回路が提供
される。
シフトレジスタのクロック信号を切替えるだけで、拡大
されたデータを面単にイメージメモリに格納することが
できる。
されたデータを面単にイメージメモリに格納することが
できる。
以下、本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例によるデータ拡大回路を示す
回路図である。同図において、１はクロック信号ＣＬＡ
に同期してシリアルデータＳＤを送出するデータ処理部
、２及び３はクロック信号ＣＬＸに同期してシリアルデ
ータＳＤを取込む４ビツトシフトレジスク、４はクロッ
ク信号ＣＬＸを計数する３ビツトカウンタ、５及び６は
３ビフトカウンタ４が出力す、るキャリア信号ＣＲ（セ
ット信号）をセット端子Ｓに受けると、クロック信号Ｃ
ＬＸに同期してシフトレジスタ２及び３の内容をそれぞ
れ取込むバッファレジスタ、７はイメージメモリ、そし
て８はイメージメモリ７に対する書込み命令を出力する
アクセス回路である。
回路図である。同図において、１はクロック信号ＣＬＡ
に同期してシリアルデータＳＤを送出するデータ処理部
、２及び３はクロック信号ＣＬＸに同期してシリアルデ
ータＳＤを取込む４ビツトシフトレジスク、４はクロッ
ク信号ＣＬＸを計数する３ビツトカウンタ、５及び６は
３ビフトカウンタ４が出力す、るキャリア信号ＣＲ（セ
ット信号）をセット端子Ｓに受けると、クロック信号Ｃ
ＬＸに同期してシフトレジスタ２及び３の内容をそれぞ
れ取込むバッファレジスタ、７はイメージメモリ、そし
て８はイメージメモリ７に対する書込み命令を出力する
アクセス回路である。
通常は、従来同様に、クロック信号ＣＬＸはクロック信
号ＣＬＡと同一周波数で且つ位相も同じにする。イメー
ジデータを拡大する場合は、本実施例では、クロック信
号Ｃ１，Ｘとしてはクロック信号ＣＬＡの周波数の２倍
とし、且つ位相は同期させたものを用いる。
号ＣＬＡと同一周波数で且つ位相も同じにする。イメー
ジデータを拡大する場合は、本実施例では、クロック信
号Ｃ１，Ｘとしてはクロック信号ＣＬＡの周波数の２倍
とし、且つ位相は同期させたものを用いる。
第２図は、ＣＬＸ ＝ＣＬＡとしたイメージメモリへの
通常のデータの格納方法を示すタイムチャートである。
通常のデータの格納方法を示すタイムチャートである。
同図において、（ａ）はクロック信号ＣＬＡ及びＣＬＸ
の波形図であり、クロック信号ＣＬＡに同期してデータ
処理部１から（ｂ）に示すデータＡ、Ｂ。
の波形図であり、クロック信号ＣＬＡに同期してデータ
処理部１から（ｂ）に示すデータＡ、Ｂ。
Ｃ，Ｄ、・−・が１ビツトずつシリアルに送出される。
シフトレジスタ２及び３はクロック信号ＣＬＸ ＝ Ｃ
ＬＡに同期して、入力データＡ、Ｂ、Ｃ，Ｄ、・−・を
順次シフトさせる。シフトレジスタ２及び３の出力０１
〜０４及びＯ５〜０．は、（Ｃ）〜（」）にそれぞれ示
されている。３ビツトカウンタはクロック信号ＣＬＸを
計数する。計数内容は＋１）に示されている。
ＬＡに同期して、入力データＡ、Ｂ、Ｃ，Ｄ、・−・を
順次シフトさせる。シフトレジスタ２及び３の出力０１
〜０４及びＯ５〜０．は、（Ｃ）〜（」）にそれぞれ示
されている。３ビツトカウンタはクロック信号ＣＬＸを
計数する。計数内容は＋１）に示されている。
カウンタ４は、その計数が８になるとキャリア信号ＣＲ
（第２図（ｋ））を出力し、それによりバッファレジス
タ５及び６はそれぞれ、シフトレジスタ２及び３の内容
を取込む、キャリア信号ＣＲが出力される時点では、シ
フトレジスタ２及び３には８ビツト（１ワード）のデー
タＡ−Ｊが格納されており、このデータがバッファレジ
スタ５及び６に格納されるごとになる。バッファレジス
タ５及び６は、データを取込むとアクセス回路８を起動
して、イメージメモリ７の適切な番地にアクセスさせる
。こうして、バッファレジスタ５及び６の内容はイメー
ジメモリ７に格納される。
（第２図（ｋ））を出力し、それによりバッファレジス
タ５及び６はそれぞれ、シフトレジスタ２及び３の内容
を取込む、キャリア信号ＣＲが出力される時点では、シ
フトレジスタ２及び３には８ビツト（１ワード）のデー
タＡ−Ｊが格納されており、このデータがバッファレジ
スタ５及び６に格納されるごとになる。バッファレジス
タ５及び６は、データを取込むとアクセス回路８を起動
して、イメージメモリ７の適切な番地にアクセスさせる
。こうして、バッファレジスタ５及び６の内容はイメー
ジメモリ７に格納される。
第３図は、クロック信号ＣＬＸの周波数をクロック信号
ＣＬＡの周波数の２倍とした。本発明の一実施例による
データの格納方法を示すタイムチャートである。第３図
において、（ａ）に示されるクロック信号ＣＬＡの一周
期Ｔの間にクロック信号ＣＬＸ （第３図（ｂ））は２
つのパルスを有する。データ処理部１からは従来同様に
、クロック信号ＣＬＡに同期してシリアルデータＳＤ（
第３図（Ｃ））が送出される。
ＣＬＡの周波数の２倍とした。本発明の一実施例による
データの格納方法を示すタイムチャートである。第３図
において、（ａ）に示されるクロック信号ＣＬＡの一周
期Ｔの間にクロック信号ＣＬＸ （第３図（ｂ））は２
つのパルスを有する。データ処理部１からは従来同様に
、クロック信号ＣＬＡに同期してシリアルデータＳＤ（
第３図（Ｃ））が送出される。
データ処理部１から、１ビツトのデータ、例えば“Ａ”
がシフトレジスタ２の入力ｄ到達している間に、クロッ
ク信号ＣＬＸのクロックパルスＰ、及びＰ２によってデ
ータ“ＡＡ″がシフトレジスタ２に入力される。シフト
レジスタ２及び３は、クロック信号ＣＬＸに同期してデ
ータを取り込みかつシフトするので、データ“Ａ”が入
力される時から、クロック信号ＣＬＸの８個目のパルス
Ｐ、の後には、シフトレジスタ２及び３には、”ＡＡＢ
ＢＣＣＤＤ”の８ピントのデータが格納されている（第
３図（ｄ）〜（ｋ））。カウンタ４は、クロック信号Ｃ
ＬＸを計数しく第３図（１）） 、８ビツトの計数毎に
キャリア信号ＣＲ（第３図（ｋ））を出力する。このキ
ャリア信号ＣＲに応じて、バッファレジスタ５及び６は
シフトレジスタ２及び３の内容を取込む。
がシフトレジスタ２の入力ｄ到達している間に、クロッ
ク信号ＣＬＸのクロックパルスＰ、及びＰ２によってデ
ータ“ＡＡ″がシフトレジスタ２に入力される。シフト
レジスタ２及び３は、クロック信号ＣＬＸに同期してデ
ータを取り込みかつシフトするので、データ“Ａ”が入
力される時から、クロック信号ＣＬＸの８個目のパルス
Ｐ、の後には、シフトレジスタ２及び３には、”ＡＡＢ
ＢＣＣＤＤ”の８ピントのデータが格納されている（第
３図（ｄ）〜（ｋ））。カウンタ４は、クロック信号Ｃ
ＬＸを計数しく第３図（１）） 、８ビツトの計数毎に
キャリア信号ＣＲ（第３図（ｋ））を出力する。このキ
ャリア信号ＣＲに応じて、バッファレジスタ５及び６は
シフトレジスタ２及び３の内容を取込む。
こうしてバッファレジスタ５及び６にはデータ″ＡＡＢ
ＢＣＣＤＤ”が格納される。
ＢＣＣＤＤ”が格納される。
バッファレジスタ５及び６に８ビツト（１ワード）のデ
ータが格納されると、アクセス回路８が起動されて、イ
メージメモリ７の指定番地にそのデータが書込まれる。
ータが格納されると、アクセス回路８が起動されて、イ
メージメモリ７の指定番地にそのデータが書込まれる。
次いで、次の４ビツトの入力データが上記と同様に８ビ
ツトに拡大されてバッファレジスタ５及び６に格納され
、イメージメモリ７の次の指定番地に書込まれる。
ツトに拡大されてバッファレジスタ５及び６に格納され
、イメージメモリ７の次の指定番地に書込まれる。
アクセス回路８によるイメージメモリ７の番地指定の方
法の一例を第４図に示す。第４図において、拡大された
１ワードが領域７１に格納された後に、縦方向（Ｙ方向
）にのみ座標を１つ増して、領域７１に書込まれたもの
と同じデータを領域７２に書込む。次いで、次に得られ
る拡大されたｌワードは、領域７２の番地からＹ方向に
１つ減少させると共に横方向（Ｘ方向）に１つ増して得
られる領域７３の番地に書込まれ、その後、Ｙ方向にの
み座標を１つ増して領域７３に書込まれたものと同じデ
ータを領域７４に書込む、以下、同様の番地指定により
イメージメモリ７の１行に対する書込みがなされる。尚
、１行の終りにおいて、データの拡大の結果余ったデー
タは書込まない。
法の一例を第４図に示す。第４図において、拡大された
１ワードが領域７１に格納された後に、縦方向（Ｙ方向
）にのみ座標を１つ増して、領域７１に書込まれたもの
と同じデータを領域７２に書込む。次いで、次に得られ
る拡大されたｌワードは、領域７２の番地からＹ方向に
１つ減少させると共に横方向（Ｘ方向）に１つ増して得
られる領域７３の番地に書込まれ、その後、Ｙ方向にの
み座標を１つ増して領域７３に書込まれたものと同じデ
ータを領域７４に書込む、以下、同様の番地指定により
イメージメモリ７の１行に対する書込みがなされる。尚
、１行の終りにおいて、データの拡大の結果余ったデー
タは書込まない。
第２行以下に対する書込みも上述と同様のアドレス指定
により行われる。
により行われる。
第５図はイメージメモリ７内のデータの格納状況を示す
図であって、（ａ）は拡大を行なわない場合の通常のデ
ータ格納状況、（ｂｌは拡大データの格納状況を示して
いる。第７図（ａ）に示されるように、拡大を行なわな
い場合は１ワードのデータは例えばＡＢＣＤＥＦＧＨ″
の如（、全ビットが互いに異なるデータであり、第７図
［ｂｌに示されるように、拡大データは１ワードが例え
ば“ＡＡＢＢＣＣＤＤ”の如く、同一ビットが２個連続
する８ビツトで構成される。
図であって、（ａ）は拡大を行なわない場合の通常のデ
ータ格納状況、（ｂｌは拡大データの格納状況を示して
いる。第７図（ａ）に示されるように、拡大を行なわな
い場合は１ワードのデータは例えばＡＢＣＤＥＦＧＨ″
の如（、全ビットが互いに異なるデータであり、第７図
［ｂｌに示されるように、拡大データは１ワードが例え
ば“ＡＡＢＢＣＣＤＤ”の如く、同一ビットが２個連続
する８ビツトで構成される。
第６図は拡大データを用いた場合の表示装置上の画像の
１例を示す図であり、同図（ａ）に示す如き通常のデー
タによる画像は、同図（ｂ）に示す如く、２倍の画像と
なって表示される。
１例を示す図であり、同図（ａ）に示す如き通常のデー
タによる画像は、同図（ｂ）に示す如く、２倍の画像と
なって表示される。
上述の実施例では、クロック信号ＣＬＸをデータ処理部
１のクロック信号ＣＬＡの２倍としたが、２倍より大き
い周波数にしてもよく、この場合は、イメージメモリに
は２倍より大きく拡大されたデータが格納される。
１のクロック信号ＣＬＡの２倍としたが、２倍より大き
い周波数にしてもよく、この場合は、イメージメモリに
は２倍より大きく拡大されたデータが格納される。
また、２個のシフトレジスタ２及び３に替えて単一の８
ビツトシフトレジスタを用いてもよい。
ビツトシフトレジスタを用いてもよい。
さらに、バッファレジスタ５及び６も単一の８ビツトレ
ジスタとしてもよい。
ジスタとしてもよい。
勿論１ワードが８ビツトの場合に限定されず、他の任意
のビット数で構成されていても、シフトレジスタ及びバ
ッファレジスタのビット数をこれに適合させればよい。
のビット数で構成されていても、シフトレジスタ及びバ
ッファレジスタのビット数をこれに適合させればよい。
以上説明したように、本発明によれば、シフトレジスタ
のクロック信号を切替えるだけで、簡単且つ高速にイメ
ージデータを拡大してイメージメモリに格納することが
可能になるので、画像処理に極めて有効である。
のクロック信号を切替えるだけで、簡単且つ高速にイメ
ージデータを拡大してイメージメモリに格納することが
可能になるので、画像処理に極めて有効である。
第１図は本発明の一実施例によるデータ拡大回路を示す
回路図、 第２図はイメージメモリへの通常のデータの格納方法を
示すタイムチャート、 第３図はイメージメモリに拡大されたデータを格納する
方法を示すタイムチャート、 第４図はイメージメモリの番地槁定方法の一例を示す図
、 第５図はイメージメモリ内のデータの格納状況を示す図
、そして、 第６図は拡大データを用いた場合の表示装置上の画像の
１例を示す図である。 １・−・データ処理部 ２．３・・ヘシフトレジスタ ４−カウンタ ５．６−ハノフアレジスタ ７−・−イメージメモリ ８−アクセス回路
回路図、 第２図はイメージメモリへの通常のデータの格納方法を
示すタイムチャート、 第３図はイメージメモリに拡大されたデータを格納する
方法を示すタイムチャート、 第４図はイメージメモリの番地槁定方法の一例を示す図
、 第５図はイメージメモリ内のデータの格納状況を示す図
、そして、 第６図は拡大データを用いた場合の表示装置上の画像の
１例を示す図である。 １・−・データ処理部 ２．３・・ヘシフトレジスタ ４−カウンタ ５．６−ハノフアレジスタ ７−・−イメージメモリ ８−アクセス回路
Claims (1)
- 【特許請求の範囲】 １、シリアルデータを第１の所定周波数の第１のクロッ
ク信号に同期して出力するデータ処理部、該データ処理
部から送出されたシリアルデータを、該第１の所定周波
数の整数倍の第２のクロック信号に同期してシフトする
シフトレジスタ、及び 該第２のクロック信号を所定数だけ計数する毎にセット
信号を出力するカウンタ、 を具備し、該カウンタの出力に得られるセット信号に応
答して該シフトレジスタの内容をイメージメモリに書込
むようにしたデータ拡大回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178265A JPS6157985A (ja) | 1984-08-29 | 1984-08-29 | デ−タ拡大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59178265A JPS6157985A (ja) | 1984-08-29 | 1984-08-29 | デ−タ拡大回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6157985A true JPS6157985A (ja) | 1986-03-25 |
Family
ID=16045463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59178265A Pending JPS6157985A (ja) | 1984-08-29 | 1984-08-29 | デ−タ拡大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011244242A (ja) * | 2010-05-19 | 2011-12-01 | Mitsubishi Electric Corp | 表示ユニット、表示方法及びリモートコントロール装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157787A (en) * | 1979-05-29 | 1980-12-08 | Mitsubishi Electric Corp | Image display unit |
-
1984
- 1984-08-29 JP JP59178265A patent/JPS6157985A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157787A (en) * | 1979-05-29 | 1980-12-08 | Mitsubishi Electric Corp | Image display unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011244242A (ja) * | 2010-05-19 | 2011-12-01 | Mitsubishi Electric Corp | 表示ユニット、表示方法及びリモートコントロール装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
| US5406311A (en) | Storing a digitized stream of interlaced video image data in a memory in noninterlaced form | |
| EP0360903A1 (en) | Depth information buffer control apparatus | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| JPS6216294A (ja) | メモリ装置 | |
| JPS6157985A (ja) | デ−タ拡大回路 | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JP2605058B2 (ja) | 映像処理システム | |
| EP1459291B1 (en) | Digital line delay using a single port memory | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| JPS6017485A (ja) | 画面分割制御装置 | |
| JPS60214387A (ja) | スクロ−ル画像の画面管理方式 | |
| JPS636681A (ja) | 画像メモリ制御装置 | |
| JPS60101590A (ja) | 表示装置 | |
| JPS63251864A (ja) | 表示装置 | |
| JP2941001B2 (ja) | 時間軸伸張装置 | |
| JPH07101551B2 (ja) | 映像記憶装置 | |
| JPS61208692A (ja) | 先書き先読出し記憶装置 | |
| JPS6326896A (ja) | 半導体メモリ | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPS61174591A (ja) | グラフイツクデイスプレイ装置 | |
| JPS63288351A (ja) | メモリ・ブロックの書き込み、読み出し回路 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS62217287A (ja) | 画像信号フオ−マツト変換方法 |