JPS6156667B2

JPS6156667B2 -

Info

Publication number: JPS6156667B2
Application number: JP56058857A
Authority: JP
Inventors: Yoshihiro Nagata
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-04-17
Filing date: 1981-04-17
Publication date: 1986-12-03
Also published as: JPS57173259A

Description

【発明の詳細な説明】この発明は、原稿読取装置に関し、特にたとえ
ばフアクシミリなどのように光学的に原稿面から
情報を読取る原稿読取装置に関する。

第１図はフアクシミリなどの原稿読取機構の一
例を示す図解図である。この例では、読取るべき
原稿８は光源（螢光灯など）９によつて照明され
る。そして、破線の部分の原稿の明暗がレンズ１
０によつて撮像素子１１上に結像される。したが
つて、撮像素子１１からは像の明暗に応じた読取
信号が得られる。そして、原稿８を矢印の方向に
動かすことにより原稿が読めて行く。

第２図は撮像素子１１から出力される読取信号
の波形図の一例である。この第２図に示すよう
に、読取信号には光源やレンズなどの影響によ
り、一般に両端部のレベルが低くなるような不均
一が存在する。すなわち、一様な白色の原稿を読
取つた場合、第２図の破線で示すような不均一な
信号が得られる。

このように、フアクシミリなど原稿面の情報を
光学的に読取る装置においては、光源やレンズな
どの影響により得られる電気信号は不均一なもの
となる。そのため、従来からこの不均一を補正す
る方法が提案されている。

第３図は従来の原稿読取装置における不均一を
補正するための回路の一例を示す概略ブロツク図
である。構成において、入力端子１にはフアクシ
ミリなどの撮像素子１１から読取信号（第２図参
照）が与えられる。この読取信号は、補正回路２
に入力される。この補正回路２には補正信号発生
回路３から読取信号に同期した補正信号が入力さ
れる。補正回路２の出力は信号処理回路４を通過
した後、２値化回路５に入力される。また、しき
い値発生回路６から２値化回路５にしきい値が入
力される。２値化回路５の出力は出力端子７に与
えられ、この出力端子７から読取信号を２値化し
た信号が得られる。

第４図は補正回路２の一例を示す回路図であ
る。この補正回路２は、概略的には、補正信号発
生回路３からの補正信号により増幅度が変化する
可変増幅器と考えてよい。読取信号は緩衝増幅器
１２を通つて可変増幅器１５に入力される。この
可変増幅器１５は抵抗、コンデンサ、トランジス
タ１３および電界効果トランジスタ（以下FET
と称す）１４を含み、その出力は緩衝増幅器１６
を介して信号処理回路４に与えられる。補正信号
発生回路３からの補正信号は、FET１４のゲー
トＧへ入力される。たとえば、FET１４のゲー
トＧの電位が高くなつた場合、FET１４のドレ
インＤ、ソースＳ間のインピーダンスが下る。し
たがつて、トランジスタ１３のエミツタＥの接地
抵抗が減少することになり、エミツタ電流が増す
とともにコレクタ電流が増し、可変増幅器１５の
増幅度が増加する。逆に、FET１４のゲートＧ
の電位が低くなつた場合、増幅度が減少する。こ
のように、補正回路２ではFET１４のゲートＧ
に与えられる補正信号により信号の増幅度が変化
する。

第５図は第３図の回路の動作を説明するための
波形図である。以下、この第５図を参照して第３
図の回路の動作について説明する。

第５図ａで示す読取信号の波形と第５図ｂで示
す補正信号発生回路３の補正信号の波形とから明
らかなように、読取信号の不均一（第５図ａに破
線で示される）と補正信号の波形とはまつたく逆
の関係になつている。すなわち、読取信号はその
両端のレベルが低いが、逆に補正信号はその両端
のレベルが高くなつている。このような補正信号
で補正回路２の可変増幅器１５の増幅度が制御さ
れると、読取信号はその両端部に近いほど大きく
増幅される。したがつて、補正回路２からは第５
図ｃで示すように、不均一が補正された読取信号
が得られる。この補正回路２の出力は信号処理回
路４に与えられ、高域補正その他の処理を受け
る。さらに、２値化回路５において２値化され出
力端子７から２値信号として出力される。

なお、補正信号発生回路３は読取信号の不均一
を補正できるように、その出力波形が予め固定的
に設定されている。すなわち、予め白紙の原稿か
ら読取つた信号（第５図ａに破線で示す信号）を
フラツトの波形に増幅できるような波形を測定す
る。そして、その測定した波形を出力できるよう
に補正信号発生回路３が構成される。

第１図のような読取機構では、光源９とレンズ
１０と撮像素子１１とが一体化して構成されてい
るため、読取信号に含まれる不均一は読取りの途
中で光源の状態（たとえば明るさ）が変わらない
限り、読取ラインにかかわらず常に同様な状態で
ある。そのため、第３図のように予め補正信号が
固定的に設定されていても、有効に読取信号の不
均一を補正することができる。

第６図はフアクシミリなどの原稿読取機構の他
の例を示す図解図である。この第６図では、原稿
を読み進むために、レンズ１０と撮像素子１１と
が一体となつて矢印の方向へ進んで行く。

第７図はフアクシミリなどの原稿読取機構のさ
らに他の例を示す図解図である。この第７図で
は、レンズ１０と光源９とは一体化して固定さ
れ、撮像素子１１のみが矢印の方向に移動して原
稿を読進む。

第６図および第７図のような読取機構では、原
稿８の場所により照明の状態（明るさ）が異な
る。したがつて、第６図（あるいは第７図）で破
線Ａの部分（あるいは破線Ｃの部分）を読んだ場
合と、破線Ｂの部分（あるいは破線Ｄの部分）を
読んだ場合とでは、たとえば第８図ａ，ｂに示す
ように、読取信号に含まれる不均一の状態が異な
る。また、第６図および第７図の照明法が透過照
明による場合も同様に不均一の状態が異なる。こ
のような読取機構の場合、従来のように予め決め
られた一定の補正信号を用いて不均一を補正する
方法では、原稿全面にわたつて不均一を補正する
ことができない。

それゆえに、この発明の主たる目的は、上述の
ような欠点を解消し、原稿全面にわたつて読取信
号に含まれる不均一を効果的に除去し得る原稿読
取装置を提供することである。

この発明は、要約すれば、原稿面から光学的に
情報を読取る原稿読取装置において、原稿を読取
つているときにそのつど原稿読取出力の不均一度
を検出し、その検出結果に応じた補正信号に基づ
いて読取信号の不均一を補正するようにしたもの
である。

この発明の上述の目的およびその他の目的と特
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。

第９図はこの発明の一実施例を示す概略ブロツ
ク図である。この実施例の構成は第３図の回路の
構成とほぼ同様であるが、異なる点は補正信号発
生回路３に代えて不均一検出回路１７を設け、こ
の不均一検出回路１７から補正信号を発生するこ
とである。

第１０図は不均一検出回路１７の内部構成の一
例を示す概略ブロツク図である。第９図における
入力端子１から入力された読取信号は入力端子１
８に入力され、Ａ／Ｄ変換器１９に与えられる。
このＡ／Ｄ変換器１９の出力は最大値検出回路２
０に与えられる。最大値検出回路２０の出力は１
画素遅延回路２１、１ライン遅延回路２２および
Ｄ／Ａ変換器２４に与えられる。１画素遅延回路
２１および１ライン遅延回路２２の出力は、それ
ぞれ、乗算回路２３ａおよび２３ｂに与えられ
る。これら乗算回路２３ａおよ２３ｂの出力はそ
れぞれ最大値検出回路２０に与えられる。一方、
Ｄ／Ａ変換器２４の出力は出力端子２５に与えら
れ、第９図に示す補正回路２に加えられて不均一
の補正が行なわれる。

第１１図は第１０図の回路の動作を説明するた
めの画素を示す図解図である。第１２図は第１０
図の回路の動作を説明するための波形図である。
以下、この第１１図および第１２図を参照して、
第１０図の回路の動作について説明する。

たとえば、第１１図に示す画素Ａに対する不均
一の値（すなわち画素Ａの位置において全白を読
んだ場合に相当する読取信号の値）が最大値検出
回路２０から得られているとする。この信号は、
１ライン遅延回路２２に入力され、１ライン分遅
延される。また、同様に画素Ｂに対する不均一の
値が１画素遅延回路２１に入力され、１画素分遅
延される。そして、画素Ｃの読取信号が得られる
とき、画素Ａおよび画素Ｂに対する不均一の値
が、それぞれ、１ライン遅延回路２２および１画
素遅延回路２１からほぼ同時に得られる。これら
１画素遅延回路２１の出力および１ライン遅延回
路２２の出力は、それぞれ、乗算回路２３ａおよ
び２３ｂにより定数Ｋ１およびＫ２（たとえば
0.99程度の値）が乗算され、最大値検出回路２０
に入力される。この最大値検出回路２０からは、
画素Ｃの読取信号と、画素Ａに対する不均一の値
を定数倍したものと、画素Ｂに対する不均一の値
を定数倍したものとのうち最大のものが出力され
る。そして、この最大値検出回路２０の出力が画
素Ｃに対する不均一の値となる。以下に、この理
由について説明する。

前述のように、不均一の値は読取位置において
全白の原稿を読んだときの信号レベルで表わされ
る。したがつて、画素Ｃが全白であれば、画素Ｃ
の読取信号を不均一の値として用いればよい。ま
た、不均一の状態は原稿の場所によりゆるやかに
変化すると考えられる。そのため、隣接する画素
間では、不均一の値は若干の差があるだけであ
る。したがつて、画素Ｃに隣接する画素Ａあるい
はＢに対する不均一の値をほぼ画素Ｃに対する不
均一の値と見なすことができる。これらのことか
ら、現在読取つている画素Ｃの読取信号の値と、
直前の画素Ｂの読取信号の不均一の値と、１ライ
ン前画素Ａの読取信号の不均一の値とのうち最大
のものを現在読取つている画素Ｃに対する不均一
の値と見なすことができる。

ところで、第６図および第７図のように、原稿
面を読進むにしたがつて光源１１との距離が遠ざ
かりしだいに原稿面が暗くなつていくような場
合、原稿面を読進むにしたがつて全体的な読取レ
ベルも下がつていく。このような場合、単に画素
Ｃの読取信号の値と、画素Ｂに対する不均一の値
と、画素Ａに対する不均一の値とを比較し最大の
ものを画素Ｃに対する不均一の値とすれば、以下
のような問題を生じる。すなわち、原稿面の読始
め付近は光源に非常に近いため、その部分の全白
読取レベル、したがつて不均一の値は大きい。し
たがつて、たとえ原稿面を読進んで全白の画素を
読取つても、常に読始め付近の不均一の値の方が
大きく、正確な不均一が検出されない。そのた
め、第１０図の回路では乗算器２３ａおよび２３
ｂを設け、１画素遅延回路２１の出力および１ラ
イン遅延回路２２の出力を若干減衰（0.99程度）
させた後、最大値検出回路２０に加えるように
し、上述の問題を解消している。このようにして
得られた不均一の値はＤ／Ａ変換器２４によつて
Ｄ／Ａ変換され、たとえば第１２図で示すような
補正信号が得られたる。

なお、補正回路２においては、FET１４を含
めたトランジスタ１３のエミツタＥ側の抵抗値Ｒ
１と、コレクタＣ側の抵抗値Ｒ２とにより、その
増幅度はＲ２／Ｒ１で表わせる。また、FET１４のゲートＧとソースＳ間の電圧をＶ_GSとすると、FET
１４の抵抗値はほぼ−kV_GSで決まる。したがつ
て、トランジスタ１３のエミツタＥ側の抵抗値が
ほぼFET１４の抵抗値で定まるようにすれば、
トランジスタ１３の増幅度は−Ｒ２／ｋＶ_ＧＳとなる。
したがつて、不均一を補正し一様な信号を得るために
は、最大値検出回路２０によつて検出された不均
一な信号の値をVuとすれば、Vu×（−Ｒ２／ｋＶ_ＧＳ）
＝１となるようにＶ_GSを定めればよい。この式からＶ_GS
はＶ_GS＝−Ｒ２／ｋVuで求まる。すなわち、FET１４のゲートＧに与えられるべき補正信号Ｖ_GSは最大
値検出回路２０によつて検出された不均一の値
Vuの極性を反転してＲ２／ｋ倍したものとなる。そのため、Ｄ／Ａ変換器２４は、その入力をデイジタ
ル値のｘとすれば出力がアナログ値の−ｘとなる
ような極性反転機能をも有する。このようにして
得られた補正信号を用い、補正回路２において不
均一が補正される。この補正された読取信号は従
来と同様に処理され、２値の読取信号が得られ
る。

第１３図は不均一検出回路１７の他の例を示す
ブロツク図である。概略的にこの第１３図の回路
は、信号をすべてアナログ的に処理するように構
成される。第１０図の回路と対比してその構成お
よび動作を説明すると、第１０図における１画素
遅延回路２１および乗算回路２３ａはRC回路２
９に相当する。そして、このRC回路２９の時定
数が乗算定数Ｋ１に相当する。そして、このRC
回路２９のコンデンサ２９ａに貯えられた電位が
第１０図における乗算回路２３ａの出力と一致す
る。１ライン遅延回路２２ｂはたとえばデイレイ
ラインなどによつて構成され、第１０図における
１ライン遅延回路２２に相当する。また、抵抗回
路３０およびバツフア３１は協働して減衰器を構
成し、第１０図における乗算回路２３ｂに相当す
る。ピーク検出回路２８は２つのダイオードによ
つて構成される。すなわち、入力端子１８から入
力される読取信号はダイオード２８ａを介して先
のRC回路２９に与えられる。また、バツフア３
１の出力はダイオード２８ｂを介してRC回路２
９に与えられる。このピーク検出回路２８からは
入力端子１８からの読取信号の値と、RC回路２
９の電位すなわち１画素前の不均一の値と、バツ
フア３１の出力すなわち１ライン前の不均一の値
とのうち最大の値のものが出力される。すなわ
ち、このピーク検出回路は第１０図における最大
値検出回路２０に相当する。また、信号変換器３
３は不均一の値の極性を変換するための回路であ
り、第１０図の回路ではＤ／Ａ変換器２４がその
機能を有する。

なお、１ライン遅延回路２２ｂは、入力をＡ／
Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器の
出力を記憶するデイジタルメモリと、このデイジ
タルメモリの出力をＤ／Ａ変換するＤ／Ａ変換器
とによつてデイジタル的に構成されてもよい。

第１４図はこの発明の他の実施例を示す概略ブ
ロツク図である。この第１４図の実施例は第９図
における補正回路２にデイジタル除算器を用い、
デイジタル的な演算処理により補正を行なう場合
の例を示している。構成において、入力端子１か
ら入力される読取信号はＡ／Ｄ変換器１９を介し
て不均一検出部２６に与えられる。この不均一検
出部２６は第１０図に示す不均一検出回路から
Ａ／Ｄ変換器１９とＤ／Ａ変換器２４とを除いた
ものである。この不均一検出部２６によつて検出
された不均一の値はデイジタル除算器２７の一方
入力として与えられる。また、Ａ／Ｄ変換器１９
の出力がデイジタル除算器２７の他方出力として
与えられる。このデイジタル除算器２７はＡ／Ｄ
変換器１９から与えられるデイジタル化した読取
信号を不均一検出部２６から与えられるデイジタ
ル的な不均一の値で割り、不均一の補正を行な
う。したがつて、このデイジタル除算器２７から
不均一が補正された読取出力が得られる。

ところで、以上説明した実施例によつて全体が
暗い原稿を読取る場合、読取信号のレベル全体が
下り、したがつて不均一検出手段で検出される不
均一のレベル全体が低くなる。したがつて、読取
信号のレベルが全体的に大きく増幅される。すな
わち、以上述べた実施例では、自動利得制御
（AGC）の効果をも奏する。

なお、以上述べた実施例では、第１１図に示す
ように、不均一の推定の対象とする画素として真
上の画素および左隣の画素の２画素のみを用いる
ようにした。しかし、新たに画素遅延回路やライ
ン遅延回路を追加し、不均一の推定の対象とする
画素としてたとえば真上、右上、左上などとすで
に不均一の値が求められた近傍の画素を３画素以
上用いるようにしてもよい。また、逆に不均一の
推定の対象とする画素としてすでに不均一の値が
求められた近傍の画素を１画素だけ用いるように
してもよい。

また、以上の実施例では、１画素ずつ不均一の
レベルを検出するようにしていたが、不均一のレ
ベルが隣接画素間で大きく変化しないことから、
連続する複数の画素をまとめて１つのレベルとし
てその不均一を検出するようにしてもよい。たと
えば、３画素ずつ不均一を検出するとすれば、そ
の連続する３画素で最大のレベルを持つ画素と、
その３画素に隣接する画素であつてすでに不均一
が検出されたものとのピークを取るようにし、そ
のピークのものを連続する３個の画素に対する不
均一の値とすればよい。

以上のように、この発明によれば、原稿読取手
段出力から直接その不均一度を検出しその検出結
果に応じた補正信号によつて不均一を補正するよ
うにしたので、従来の回路では十分に補正できな
かつた読取機構、たとえば光源や撮像素子が一体
となつていない読取機構における読取信号の不均
一の補正が有効に行なえる。

また、この発明によれば、過去に得られた近傍
の画素信号と現在の画素信号とを比較する際、近
傍の画素信号を一定の割合で減衰させるようにし
ているので、当初の画素信号が最大の不均一レベ
ルを有する場合であつても、その影響が徐々に緩
和され、後の画素信号のレベル補正に悪影響を与
えることが防止できる。

【図面の簡単な説明】

第１図はフアクシミリの原稿読取機構の一例を
示す図解図である。第２図は撮像素子１１から出
力される読取信号の波形図である。第３図は従来
の原稿読取装置における不均一を補正するための
回路の一例を示す概略ブロツク図である。第４図
は補正回路の一例を示す回路図である。第５図は
第３図の回路の動作を説明するための波形図であ
る。第６図はフアクシミリの原稿読取機構の他の
例を示す図解図である。第７図はフアクシミリの
原稿読取機構のさらに他の例を示す図解図であ
る。第８図は第６図あるいは第７図における読取
信号を示す波形図である。第９図はこの発明の一
実施例を示す概略ブロツク図である。第１０図は
不均一検出回路の内部構成の一例を示す概略ブロ
ツク図である。第１１図は第１０図の回路の動作
を説明するための画素を示す図である。第１２図
は第１０図の回路の動作を説明するための波形図
である。第１３図は不均一検出回路１７の他の例
を示すブロツク図である。第１４図はこの発明の
他の実施例を示す概略ブロツク図である。図において、２は補正回路、１７は不均一検出
回路、２０は最大値検出回路、２１は１画素遅延
回路、２２は１ライン遅延回路、２３ａおよび２
３ｂは乗算回路、２６は不均一検出部を示す。

Claims

【特許請求の範囲】１原稿面から光学的に情報を読取るための原稿
読取手段を含む原稿読取装置であつて、過去に読取られた画素信号を遅延させることに
よつて、前記原稿読取手段で現在読取られている
画素の近傍の画素信号を得るための遅延手段、前記遅延手段によつて得られた近傍の画素信号
を一定の割合で減衰させるための減衰手段、現在の画素信号と、前記減衰手段の出力とのう
ち最大のものを検出して不均一補正信号として導
出する補正信号導出手段、および前記不均一補正信号に基づいて、現在の画素信
号のレベルを補正する不均一補正手段を備える、
原稿読取装置。２前記遅延手段は、前記近傍の画素信号として
１つの画素信号を出力する、特許請求の範囲第１
項記載の原稿読取装置。３前記遅延手段は、前記近傍の画素信号として
複数の画素信号を出力する、特許請求の範囲第１
項記載の原稿読取装置。４前記遅延手段は、前記不均一補正信号を１ライン期間遅延する１
ライン遅延手段と、前記補正信号を１画素期間遅延する１画素遅延
手段とを含む、特許請求の範囲第３項記載の原稿
読取装置。５前記減衰手段は、前記１ライン遅延手段の出力を減衰させる第１
の遅延手段と、前記１画素遅延手段の出力を減衰させる第２の
減衰手段とを含む、特許請求の範囲第４項記載の
原稿読取装置。６前記補正信号導出手段は、現在の画素信号を
含む連続する複数の画素信号ずつ不均一補正信号
を検出して導出する、特許請求の範囲第１項記載
の原稿読取装置。７前記減衰手段は、前記遅延手段の出力に１以
下の定数を乗算し減衰させるための乗算手段を含
む、特許請求の範囲第１項ないし第６項のいずれ
かに記載の原稿読取装置。８前記不均一補正手段は前記不均一補正信号に
応じた増幅率で現在の画素信号を増幅するための
可変増幅器を含む、特許請求の範囲第１項ないし
第７項のいずれかに記載の原稿読取装置。９前記不均一補正手段は前記不均一補正信号の
値に応じた除算率で現在の画素信号を除算する除
算器を含む、特許請求の範囲第１項ないし第７項
のいずれかに記載の原稿読取装置。