JPS6153857B2 - - Google Patents
Info
- Publication number
- JPS6153857B2 JPS6153857B2 JP19285781A JP19285781A JPS6153857B2 JP S6153857 B2 JPS6153857 B2 JP S6153857B2 JP 19285781 A JP19285781 A JP 19285781A JP 19285781 A JP19285781 A JP 19285781A JP S6153857 B2 JPS6153857 B2 JP S6153857B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- polycrystalline semiconductor
- chip
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 238000000926 separation method Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 206010019332 Heat exhaustion Diseases 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は誘電体絶縁分離構造のチツプを用いた
半導体集積回路の製造方法に関するものである。
半導体集積回路の製造方法に関するものである。
誘電体絶縁分離構造（以下、DIと略記）のチ
ツプはDI基板から所定の大きさに切断して得た
もので、切断する前に各単結晶半導体島領域に公
知の不純物選択拡散法を用いて回路素子が形成さ
れている。この拡散時点で、DI基板が湾曲して
いると高精度をもつて選択拡散を行い得ず、集積
率が低下したり、特性が低下するので、DI基板
はできるだけ平坦性の良いものが要求されてい
る。平坦度を向上させる技術として、DI基板の
支持領域を多結晶半導体層からなる部分と多結晶
半導体層とシリコン酸化膜を交互に積層した部分
から構成させるものがある。積層部分はDI基板
において、各単結晶半導体島領域の反対側に設け
られており、シリコン酸化膜の低膨張性を利用し
て単結晶半導体と多結晶半導体の熱膨張差による
湾曲を補償して、湾曲を解消するのである。
ツプはDI基板から所定の大きさに切断して得た
もので、切断する前に各単結晶半導体島領域に公
知の不純物選択拡散法を用いて回路素子が形成さ
れている。この拡散時点で、DI基板が湾曲して
いると高精度をもつて選択拡散を行い得ず、集積
率が低下したり、特性が低下するので、DI基板
はできるだけ平坦性の良いものが要求されてい
る。平坦度を向上させる技術として、DI基板の
支持領域を多結晶半導体層からなる部分と多結晶
半導体層とシリコン酸化膜を交互に積層した部分
から構成させるものがある。積層部分はDI基板
において、各単結晶半導体島領域の反対側に設け
られており、シリコン酸化膜の低膨張性を利用し
て単結晶半導体と多結晶半導体の熱膨張差による
湾曲を補償して、湾曲を解消するのである。
ところが、積層部を支持台に接着してパツケー
ジングして用いると、放熱性が低く、また、接着
部で接着材が熱疲労する問題があつた。
ジングして用いると、放熱性が低く、また、接着
部で接着材が熱疲労する問題があつた。
そこで、その原因を検討したところ、次の事実
が解つた。即ち、DIチツプの接着部には凹凸が
あり、凹部において、接着されておらず、この非
接着個所は放熱面積を減少させているとともに、
その周囲の接着材にかなりの熱応力が加わつて、
ここで熱疲労を起していた。上記凹凸は、DI基
板を作る工程で、不可欠に出来るもので、各単結
晶半導体島領域を作る分離溝パターンに対応する
ものである。即ち、分離溝が多結晶半導体層や積
層部によつて充分埋められていないことによつて
生じているのである。分離溝の跡をなくすために
は必要以上に多結晶半導体層や積層部を厚くしな
ければならず、製作に手間どるだけでなく、かえ
つて湾曲修正精度が失われて平坦性が得られなく
なる問題が起る。
が解つた。即ち、DIチツプの接着部には凹凸が
あり、凹部において、接着されておらず、この非
接着個所は放熱面積を減少させているとともに、
その周囲の接着材にかなりの熱応力が加わつて、
ここで熱疲労を起していた。上記凹凸は、DI基
板を作る工程で、不可欠に出来るもので、各単結
晶半導体島領域を作る分離溝パターンに対応する
ものである。即ち、分離溝が多結晶半導体層や積
層部によつて充分埋められていないことによつて
生じているのである。分離溝の跡をなくすために
は必要以上に多結晶半導体層や積層部を厚くしな
ければならず、製作に手間どるだけでなく、かえ
つて湾曲修正精度が失われて平坦性が得られなく
なる問題が起る。
それゆえ、本発明の目的は、簡単にDIチツプ
を得ることができ、しかも、放熱性が良好で、接
着材の熱疲労の問題のない半導体集積回路の製造
方法を提供するにある。
を得ることができ、しかも、放熱性が良好で、接
着材の熱疲労の問題のない半導体集積回路の製造
方法を提供するにある。
本発明の特許とするところはDI基板からDIチ
ツプに切断する前に積層部を除去して支持領域を
多結晶半導体層のみとして平坦面を得、この平坦
面を支持台に接着することにある。
ツプに切断する前に積層部を除去して支持領域を
多結晶半導体層のみとして平坦面を得、この平坦
面を支持台に接着することにある。
以下、図面に示す実施例に基づいて本発明を説
明する。
明する。
第１図において、１は出発母材であるｎ型単結
晶シリコンウエハで、上面には分離溝５が形成さ
れている。そして、分離溝２を含め、上面上に公
知の熱酸化法によりシリコン酸化膜３が誘電体絶
縁分離膜として設けられ、その上に支持領域４が
公知の気相成長法を用いて形成される。支持領域
４は厚い多結晶シリコン層のみの部分４ａと、薄
い多結晶シリコン層４ｂとシリコン酸化膜４ｃの
交互積層部４ｄから構成されている。支持領域４
の最上面４ｅは分離溝２があるため、分離溝２の
形に対応した凹凸が存在している。この段階で、
DI基板５は湾曲がほとんど存在しない。それ
は、積層部４ｄにより湾曲が修正されているため
である。次に、ｎ型単結晶シリコンウエハ１が下
面から一点鎖線Ａで示す位置まで研磨除去され
る。この結果、ｎ型単結晶シリコン島領域１ａが
複数個形成される。各ｎ型単結晶シリコン島領域
１ａには公知の不純物選択拡散法を用いて所定の
パターンで不純物が拡散され、回路素子が形成さ
れる。この工程は約1200℃の高温、酸化雰囲気中
で行われるが、DI基板５は湾曲せず、平坦性は
維持されている。この状態で、DI基板５の各単
結晶シリコン島領域１ａに所定の表面安定化処
理、配線処理等を施してから、支持領域４を最上
面４ｅ側から一点鎖線Ｂで示す位置まで除去し、
積層部４ｄのない、多結晶シリコン層４ａのみと
する。次に、各単結晶シリコン島領域１ａ側の最
終保護膜の一部をエツチング除去して、配線を露
出させる。そして、点線で示すように、DI基板
５を切断してDIチツプを得る。
晶シリコンウエハで、上面には分離溝５が形成さ
れている。そして、分離溝２を含め、上面上に公
知の熱酸化法によりシリコン酸化膜３が誘電体絶
縁分離膜として設けられ、その上に支持領域４が
公知の気相成長法を用いて形成される。支持領域
４は厚い多結晶シリコン層のみの部分４ａと、薄
い多結晶シリコン層４ｂとシリコン酸化膜４ｃの
交互積層部４ｄから構成されている。支持領域４
の最上面４ｅは分離溝２があるため、分離溝２の
形に対応した凹凸が存在している。この段階で、
DI基板５は湾曲がほとんど存在しない。それ
は、積層部４ｄにより湾曲が修正されているため
である。次に、ｎ型単結晶シリコンウエハ１が下
面から一点鎖線Ａで示す位置まで研磨除去され
る。この結果、ｎ型単結晶シリコン島領域１ａが
複数個形成される。各ｎ型単結晶シリコン島領域
１ａには公知の不純物選択拡散法を用いて所定の
パターンで不純物が拡散され、回路素子が形成さ
れる。この工程は約1200℃の高温、酸化雰囲気中
で行われるが、DI基板５は湾曲せず、平坦性は
維持されている。この状態で、DI基板５の各単
結晶シリコン島領域１ａに所定の表面安定化処
理、配線処理等を施してから、支持領域４を最上
面４ｅ側から一点鎖線Ｂで示す位置まで除去し、
積層部４ｄのない、多結晶シリコン層４ａのみと
する。次に、各単結晶シリコン島領域１ａ側の最
終保護膜の一部をエツチング除去して、配線を露
出させる。そして、点線で示すように、DI基板
５を切断してDIチツプを得る。
第２図は以上の様にして得たDIチツプ６をセ
ラミツクパツケージ７に封止した状態を示してい
る。セラミツクパツケージ７は接着材８により
DIチツプ６を載置する支持台７ａと蓋体７ｂか
らなるもので、気密空間９を形成している。DI
チツプ６の各単結晶シリコン島領域１ａに形成し
た不純物拡散領域は省略されている。１０は表面
安定化膜（保護膜）で１１は配線である。配線１
１とセラミツクパツケージ７上の配線１２とボン
デイングワイヤ１３で接続されている。
ラミツクパツケージ７に封止した状態を示してい
る。セラミツクパツケージ７は接着材８により
DIチツプ６を載置する支持台７ａと蓋体７ｂか
らなるもので、気密空間９を形成している。DI
チツプ６の各単結晶シリコン島領域１ａに形成し
た不純物拡散領域は省略されている。１０は表面
安定化膜（保護膜）で１１は配線である。配線１
１とセラミツクパツケージ７上の配線１２とボン
デイングワイヤ１３で接続されている。
DIチツプ６は多結晶シリコン層４ａが支持台
７ａに接着される構造を持ち、多結晶シリコン層
４ａの接着面は平坦面になつている。このため、
放熱面積、接着面積は従来例に較べて増加してお
り、冷却効果が良いばかりでなく、接着材の局部
に熱応力が加わることはないので、熱疲労による
寿命低下は避けられる。DI基板が平坦な状態で
不純物拡散が行われるので、拡散精度は高く、集
積率の高いDIチツプ６を簡単に得ることができ
る。
７ａに接着される構造を持ち、多結晶シリコン層
４ａの接着面は平坦面になつている。このため、
放熱面積、接着面積は従来例に較べて増加してお
り、冷却効果が良いばかりでなく、接着材の局部
に熱応力が加わることはないので、熱疲労による
寿命低下は避けられる。DI基板が平坦な状態で
不純物拡散が行われるので、拡散精度は高く、集
積率の高いDIチツプ６を簡単に得ることができ
る。
第１図は本発明半導体集積回路の製造方法の一
実施例を示すDI基板の部分的縦断面図、第２図
は本発明によつて得た半導体集積回路を示す部分
的縦断面図である。 １……ｎ型単結晶シリコンウエハ、１ａ……単
結晶シリコン島領域、２……分離溝、３，４ｃ…
…シリコン酸化膜、４……支持領域、４ａ，４ｂ
……多結晶シリコン層、４ｄ……交互積層部、４
ｅ……最上面、５……DI基板、６……DIチツ
プ、７……セラミツクパツケージ、７ａ……支持
台、７ｂ……蓋体、８……接着材、９……気密空
間、１０……表面安定化膜、１１，１２……配
線、１３……ボンデイングワイヤ。
実施例を示すDI基板の部分的縦断面図、第２図
は本発明によつて得た半導体集積回路を示す部分
的縦断面図である。 １……ｎ型単結晶シリコンウエハ、１ａ……単
結晶シリコン島領域、２……分離溝、３，４ｃ…
…シリコン酸化膜、４……支持領域、４ａ，４ｂ
……多結晶シリコン層、４ｄ……交互積層部、４
ｅ……最上面、５……DI基板、６……DIチツ
プ、７……セラミツクパツケージ、７ａ……支持
台、７ｂ……蓋体、８……接着材、９……気密空
間、１０……表面安定化膜、１１，１２……配
線、１３……ボンデイングワイヤ。
Claims (1)
- 【特許請求の範囲】 １ 下記の工程を有する半導体集積回路の製造方
法。 ａ 支持領域が多結晶半導体層からなる部分と多
結晶半導体層とシリコン酸化膜を交互に積層し
た部分からなり、該積層部分が複数個の単結晶
半導体島領域を有している側とは反対側にある
誘電体絶縁分離構造の基板を作る工程。 ｂ 上記基板の各単結晶半導体島領域に不純物拡
散により所定の回路素子を形成する工程。 ｃ 上記基板の積層部分を除去し、支持領域を多
結晶半導体層のみとする工程。 ｄ 上記基板を所定の大きさのチツプに切断する
工程。 ｅ 上記チツプの支持領域側を支持台に接着する
工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19285781A JPS5895836A (ja) | 1981-12-02 | 1981-12-02 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19285781A JPS5895836A (ja) | 1981-12-02 | 1981-12-02 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5895836A JPS5895836A (ja) | 1983-06-07 |
| JPS6153857B2 true JPS6153857B2 (ja) | 1986-11-19 |
Family
ID=16298121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19285781A Granted JPS5895836A (ja) | 1981-12-02 | 1981-12-02 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895836A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081061A (en) * | 1990-02-23 | 1992-01-14 | Harris Corporation | Manufacturing ultra-thin dielectrically isolated wafers |
-
1981
- 1981-12-02 JP JP19285781A patent/JPS5895836A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5895836A (ja) | 1983-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH1064901A (ja) | 半導体チップパッケージ素子 | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6351378B2 (ja) | ||
| US3902936A (en) | Germanium bonded silicon substrate and method of manufacture | |
| JPS6153857B2 (ja) | ||
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS6152572B2 (ja) | ||
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| CA1059647A (en) | Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits | |
| JPS59104139A (ja) | 半導体集積回路装置 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPS6244417B2 (ja) | ||
| JPH0430449A (ja) | 半導体集積装置の製造方法 | |
| JPS5918657A (ja) | 集積回路用基板の製造方法 | |
| JPS6226181B2 (ja) | ||
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JP2848162B2 (ja) | 半導体装置用誘電体分離基板 | |
| JPH0342698B2 (ja) | ||
| JPS58155739A (ja) | 半導体装置 |