JPS6153730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6153730A JPS6153730A JP17495584A JP17495584A JPS6153730A JP S6153730 A JPS6153730 A JP S6153730A JP 17495584 A JP17495584 A JP 17495584A JP 17495584 A JP17495584 A JP 17495584A JP S6153730 A JPS6153730 A JP S6153730A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- film
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 45
- 229920001721 polyimide Polymers 0.000 description 22
- 239000009719 polyimide resin Substances 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003889 chemical engineering Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造技術に関する。
1東調査会発行、「電子材料」、1981年11月号、
P47−P51に記載されろ如(ポリイミド系樹脂は半
導体装置の!R造に使用されている。
P47−P51に記載されろ如(ポリイミド系樹脂は半
導体装置の!R造に使用されている。
半導体装置を形成する場合、表面酸化膜表面等の高さが
違うため、有機絶縁膜であるポリイミド樹脂を回転塗布
して、ポリイミド樹脂膜上を平坦化する場合に、ポリイ
ミド樹脂に厚さの違いが生じる。そしてこの様なポリイ
ミド樹脂にスルーホールを形成する場合に、化学工・ノ
チング技術あるいはドライエツチング技術をするのであ
るが、発間者の検討により下記のことがあきらかとされ
た。
違うため、有機絶縁膜であるポリイミド樹脂を回転塗布
して、ポリイミド樹脂膜上を平坦化する場合に、ポリイ
ミド樹脂に厚さの違いが生じる。そしてこの様なポリイ
ミド樹脂にスルーホールを形成する場合に、化学工・ノ
チング技術あるいはドライエツチング技術をするのであ
るが、発間者の検討により下記のことがあきらかとされ
た。
(1)化学エンチングの場合には、エツチング溶液によ
るサイドエッチが生じるためスルホール下部の径を同一
にしようとした場合に、スルホール上部の径をポリイミ
ド樹脂の厚みによって変えなげればならず、これが半導
体装置の設計効率の低下を招くことになる。
るサイドエッチが生じるためスルホール下部の径を同一
にしようとした場合に、スルホール上部の径をポリイミ
ド樹脂の厚みによって変えなげればならず、これが半導
体装置の設計効率の低下を招くことになる。
(2) ドライエツチングの場合には、ポリイミド樹
脂だけでなく、エツチングマスクとしてのホトレジスト
も同じスピード(エツチングレイト)でゴッチングされ
、マスクとして使えなくなる。そこで、そのホトレジス
トの厚みをポリイミド樹脂の最大の厚みとする必要とな
る。しかし、ホトレジスト膜を厚くすると1.ホトレジ
ストの解像度が悪化し、スルホール径を高精度に微細加
工できない。
脂だけでなく、エツチングマスクとしてのホトレジスト
も同じスピード(エツチングレイト)でゴッチングされ
、マスクとして使えなくなる。そこで、そのホトレジス
トの厚みをポリイミド樹脂の最大の厚みとする必要とな
る。しかし、ホトレジスト膜を厚くすると1.ホトレジ
ストの解像度が悪化し、スルホール径を高精度に微細加
工できない。
また、ポリイミド樹脂上のアルミニウム配線をパターニ
ングするためにドライエツチングする場合、アルミニウ
ム配線だけエツチングするのは難しく、下地のポリイミ
ド樹脂もエツチングされてしまい、ポリイミド樹脂の眉
間絶縁膜としての膜特性が劣化してしまうことがわかっ
た。
ングするためにドライエツチングする場合、アルミニウ
ム配線だけエツチングするのは難しく、下地のポリイミ
ド樹脂もエツチングされてしまい、ポリイミド樹脂の眉
間絶縁膜としての膜特性が劣化してしまうことがわかっ
た。
本発明はポリイミド樹脂などの樹脂絶縁層にスルホール
を微細に形成するとともに、このスルホール内部を通じ
て一層目の配線層に接続される二層目の配線層のパター
ニング時に、層間絶縁膜としての樹脂絶縁層のエツチン
グを防止することのできる半導体装置の製造技術を提供
することを目的とする。
を微細に形成するとともに、このスルホール内部を通じ
て一層目の配線層に接続される二層目の配線層のパター
ニング時に、層間絶縁膜としての樹脂絶縁層のエツチン
グを防止することのできる半導体装置の製造技術を提供
することを目的とする。
本発明の前記ならびにその他の目的と新規な特徴は本明
細書の記述および添付図面より明らかになるであろう。
細書の記述および添付図面より明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、半導体基体上に有機絶縁膜を設け、この有機
絶縁膜上にこれより選択比の高い絶縁層jを形成して、
この絶縁層上に開口を持ったマスクを設け、この開口を
通して上記絶縁層をエツチング加工し、さらにこのドラ
イエツチングによって作った絶縁層の開口を通して、上
記有機絶縁膜をドライエツチングしてスルホールを形成
したものである。
絶縁膜上にこれより選択比の高い絶縁層jを形成して、
この絶縁層上に開口を持ったマスクを設け、この開口を
通して上記絶縁層をエツチング加工し、さらにこのドラ
イエツチングによって作った絶縁層の開口を通して、上
記有機絶縁膜をドライエツチングしてスルホールを形成
したものである。
第1図乃至第6図は本発明の一実施例を示し、半導体基
板上に形成したポリイミド樹脂層に、一層目に対する二
層目の配線通路たるスルホールを形成する場合の工程断
面図を示す。
板上に形成したポリイミド樹脂層に、一層目に対する二
層目の配線通路たるスルホールを形成する場合の工程断
面図を示す。
(1)第2図において、1は半導体素子2(図示しない
)が形成された半導体(Si)基体、3はS10.膜、
4は一層目のkl配線である。5は層間絶縁膜としての
有機絶縁膜で、例えばポリイミド樹脂を塗布してベーク
処理したものからなる。
)が形成された半導体(Si)基体、3はS10.膜、
4は一層目のkl配線である。5は層間絶縁膜としての
有機絶縁膜で、例えばポリイミド樹脂を塗布してベーク
処理したものからなる。
6は有機絶縁膜5を下地として、これの上に形成したマ
スク材としてのアルミナ(k403)膜などの絶縁層で
ある。この絶縁層6はポリイミド樹脂よりも選択比が高
い硬質の絶縁層として機能し、必要に応じて同様の性質
を有するシリコン酸化膜(SiO□ )、シリコンナイ
トライド(SisN4)。
スク材としてのアルミナ(k403)膜などの絶縁層で
ある。この絶縁層6はポリイミド樹脂よりも選択比が高
い硬質の絶縁層として機能し、必要に応じて同様の性質
を有するシリコン酸化膜(SiO□ )、シリコンナイ
トライド(SisN4)。
プラズマ窒化膜(P−5iN)、プラズマ酸化膜(P−
3iO)などを代替して使用できる。7はスルホール形
成用のマスク材となるホトレジストマスクで、ホトレジ
スト材を塗布後マスク感光し、現像してパターニング処
理したものである。
3iO)などを代替して使用できる。7はスルホール形
成用のマスク材となるホトレジストマスクで、ホトレジ
スト材を塗布後マスク感光し、現像してパターニング処
理したものである。
(2) このホトレジストマスク7を用いて、先ず第
3図に示す様に、ドライエツチング加工によって、絶縁
層6をエツチングする。ドライエツチングは02プラズ
マやイオンの投射により実行される。
3図に示す様に、ドライエツチング加工によって、絶縁
層6をエツチングする。ドライエツチングは02プラズ
マやイオンの投射により実行される。
なお、このドライエツチングでは真空度や高周波(RF
)を変化させて異方性を制御することができろ。また、
このドライエツチング後ホトレンストマスクを除去する
。
)を変化させて異方性を制御することができろ。また、
このドライエツチング後ホトレンストマスクを除去する
。
(3)次いで、ドライエツチングによって開口した絶縁
層6を、ポリイミド樹脂膜(有機絶縁M)5のドライエ
ツチング加工用のエツチングマスクとして用いて、第4
図に示す様に有機絶縁pA5をドライエツチングする。
層6を、ポリイミド樹脂膜(有機絶縁M)5のドライエ
ツチング加工用のエツチングマスクとして用いて、第4
図に示す様に有機絶縁pA5をドライエツチングする。
この場合には上記ドラ・イエッチング加工時と同じく、
サイドエッチ(横方向へのエツチング)を生じろことが
ない。
サイドエッチ(横方向へのエツチング)を生じろことが
ない。
(4)この後、絶縁層6を残した状態で、エノチングに
よって生じた上記開口部および絶縁層6上にアルミニウ
ム(Al)を蒸着またはスパッタリングにより形成し、
第5図に示す様な第2層のA[配線層8を設ける。
よって生じた上記開口部および絶縁層6上にアルミニウ
ム(Al)を蒸着またはスパッタリングにより形成し、
第5図に示す様な第2層のA[配線層8を設ける。
(5) さらに、このAl配線層8上であって、上記
開口(スルホール)に対応する部位及び、所望部位に、
電極及び配線形成用のホトレジストマスク9をホトレジ
スト材の塗布後現像してパターニング処理することによ
り形成する。
開口(スルホール)に対応する部位及び、所望部位に、
電極及び配線形成用のホトレジストマスク9をホトレジ
スト材の塗布後現像してパターニング処理することによ
り形成する。
(6)次に、パターニング処理したホトレジストマスク
9をエンチングマスクとして、第5図に示す様にドライ
エツチング加工して、l配線層8のうち、マスクされな
い部分を除去した後、上記ホトレジストマスク9も除去
して、第6図に示す電極及び配線構造を得ることになる
。
9をエンチングマスクとして、第5図に示す様にドライ
エツチング加工して、l配線層8のうち、マスクされな
い部分を除去した後、上記ホトレジストマスク9も除去
して、第6図に示す電極及び配線構造を得ることになる
。
この実施例では、ドライエツチング加工を適当に成層工
程に入れることで、サイドエッチのないスルホールの形
成が可能となるので、チップ面積の縮小が図れるほか集
積度の向上が図れる。また、層間絶縁層としての有機絶
縁膜5上に設けられたATo Os 膜などの選択比の
高い絶縁層6は、有機絶縁材5のドライエツチング加工
時のマスクとして作用するほか、第二層のl配線層8の
ドライエツチング加工の際、ポリイミド樹脂などの有機
絶縁膜がO,プラズム等によって浸蝕されるのを保護す
るという効果を具現する。
程に入れることで、サイドエッチのないスルホールの形
成が可能となるので、チップ面積の縮小が図れるほか集
積度の向上が図れる。また、層間絶縁層としての有機絶
縁膜5上に設けられたATo Os 膜などの選択比の
高い絶縁層6は、有機絶縁材5のドライエツチング加工
時のマスクとして作用するほか、第二層のl配線層8の
ドライエツチング加工の際、ポリイミド樹脂などの有機
絶縁膜がO,プラズム等によって浸蝕されるのを保護す
るという効果を具現する。
第1図は本発明の方法を適用した半導体装置の一部断面
を示すもので、二層構造の配線を有する。
を示すもので、二層構造の配線を有する。
同図において、第6図と同一構成部分には同一符号を付
しである。なお、10は半導体基体1の表面に形成され
た半導体素子の一部例えばバイポーラトランジスタのペ
ース領域、11は同じくエミッタ領域、12は同じくコ
レクタ電極取出領域であり、これらのペース、エミッタ
およびコレクタに第一層の配線層4a、4b、4cがコ
ンタクトするようになっており、これらの各配線層4a
。
しである。なお、10は半導体基体1の表面に形成され
た半導体素子の一部例えばバイポーラトランジスタのペ
ース領域、11は同じくエミッタ領域、12は同じくコ
レクタ電極取出領域であり、これらのペース、エミッタ
およびコレクタに第一層の配線層4a、4b、4cがコ
ンタクトするようになっており、これらの各配線層4a
。
4b、4cには、上記スルホールを介してそれぞれ第二
層の配線層8a、8b、8cが接続されるようになって
いる。
層の配線層8a、8b、8cが接続されるようになって
いる。
13は最終保護用絶縁膜であって、例えばポリイミド系
樹脂からなる。第二層の配線層8a、8b、8cは一部
でこの最終保護用絶縁膜13から露出し、ボンディング
バッド(電極)を形成する。
樹脂からなる。第二層の配線層8a、8b、8cは一部
でこの最終保護用絶縁膜13から露出し、ボンディング
バッド(電極)を形成する。
〔実施例2〕
前記実施例では、有機絶縁層5を1度の異方性ドライエ
ツチング技術をもちいてスルーホールを形成したが、ス
ルホール径が微細となる場合、配線材料となるAlの蒸
着時に段切れのおそれが生じてくる。本実施例では、ス
ルーホール径が微細であっても段切れの生じない技術を
示す。
ツチング技術をもちいてスルーホールを形成したが、ス
ルホール径が微細となる場合、配線材料となるAlの蒸
着時に段切れのおそれが生じてくる。本実施例では、ス
ルーホール径が微細であっても段切れの生じない技術を
示す。
第7図は、スルホール径が微細にもかかわらず配線が段
切れを起さない構造の断面図を示す。
切れを起さない構造の断面図を示す。
同図において前記実施例と同一部分は同一符号で示す。
同図において特徴的なことは、スルホール上部20がテ
ーバ状となっていることである。これにより、このテー
パ部に配線材料が段切れなく形成される。
ーバ状となっていることである。これにより、このテー
パ部に配線材料が段切れなく形成される。
このテーバ部の形成は、下記の2通りが考えられろ。(
1)つはスルホール20の形成を行なう際にまずポリイ
ミド系樹脂5に対して等方性エツチングが可能なエツチ
ング液を用い絶縁層6をマスクにポリイミド系樹脂を所
望だけエツチングする。
1)つはスルホール20の形成を行なう際にまずポリイ
ミド系樹脂5に対して等方性エツチングが可能なエツチ
ング液を用い絶縁層6をマスクにポリイミド系樹脂を所
望だけエツチングする。
次に再度絶縁層6をマスクに異方性ドライエツチングを
行ないスルホール20を形成するものである。(2)つ
は、最初に絶縁層6をマスクに等方性ドライエツチング
によりポリイミド系樹脂5をエツチングしテーパ部を形
成する。次に再び絶縁層6をマスクとして異方性エツチ
ングによりスルホール20を形成するものである。
行ないスルホール20を形成するものである。(2)つ
は、最初に絶縁層6をマスクに等方性ドライエツチング
によりポリイミド系樹脂5をエツチングしテーパ部を形
成する。次に再び絶縁層6をマスクとして異方性エツチ
ングによりスルホール20を形成するものである。
この後、オーバハング状態の絶縁膜6をエツチング除去
した後前記実施例の如き電極(配線)8を形成する。
した後前記実施例の如き電極(配線)8を形成する。
本発明によれば、下記の様な効果が得られろ。
(1)層間絶縁用の有機絶縁膜を加工するため、これよ
り選択比の大きい絶ATljをマスクとしてドライエツ
チングするようにしたので、有機絶縁膜に形成するスル
ホールにサイドエッチが生じることなく、スルホールの
微細加工ができる。このため、チップ面饋の縮小、集積
度の向上を図ることができる。
り選択比の大きい絶ATljをマスクとしてドライエツ
チングするようにしたので、有機絶縁膜に形成するスル
ホールにサイドエッチが生じることなく、スルホールの
微細加工ができる。このため、チップ面饋の縮小、集積
度の向上を図ることができる。
(2) また、有機絶縁膜のドライエツチング用マス
クつまり還択比の大きいAl103 等を有機絶縁膜上
に残しておくことにより、第二層の配線層をドライエツ
チング加工する際、このhit Os 層カ有機絶縁膜
の損傷を防止できる。
クつまり還択比の大きいAl103 等を有機絶縁膜上
に残しておくことにより、第二層の配線層をドライエツ
チング加工する際、このhit Os 層カ有機絶縁膜
の損傷を防止できる。
(3)有機絶縁膜のドライエッチング用マスクを第二層
の配線層のドライエツチングのストッパに兼用できるた
め、工程の簡素化を図れる。
の配線層のドライエツチングのストッパに兼用できるた
め、工程の簡素化を図れる。
以上本発明者によってなされた発明を実施例について具
体的に述べたが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
体的に述べたが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
本発明はAl多層配線を用いた半導体集積回路装置に適
用して最も有効であるが、他の配線構造のものにも適用
できる。
用して最も有効であるが、他の配線構造のものにも適用
できる。
第1図は本発明の方法を適用した半導体装置の一部断面
図、 第2図乃至第6図は本発明の一実施例であり、2層配線
構造においてスルホールを形成するためのプロセスを示
す工程断面図である。 第7図、第8図は本発明の他の一実施例を示す断面図で
ある。 1・・・半導体(Si)基体、2・・・半導体素子、3
・・・半導体酸化膜(SIOl)、4・・・第一層のA
l配綜層、5・・・有機絶縁膜(ポリイミド樹脂膜)、
6・・・絶縁層(A4o3 膜)、7・・・ホトレジス
トマスク、8・・・第二層のAl配線庵、9・・・ホト
レジストマスク。 代理人 弁理士 高 橋 明 夫第 IFI
A 第 2 図 第 3 図 第 4 図
図、 第2図乃至第6図は本発明の一実施例であり、2層配線
構造においてスルホールを形成するためのプロセスを示
す工程断面図である。 第7図、第8図は本発明の他の一実施例を示す断面図で
ある。 1・・・半導体(Si)基体、2・・・半導体素子、3
・・・半導体酸化膜(SIOl)、4・・・第一層のA
l配綜層、5・・・有機絶縁膜(ポリイミド樹脂膜)、
6・・・絶縁層(A4o3 膜)、7・・・ホトレジス
トマスク、8・・・第二層のAl配線庵、9・・・ホト
レジストマスク。 代理人 弁理士 高 橋 明 夫第 IFI
A 第 2 図 第 3 図 第 4 図
Claims (1)
- 【特許請求の範囲】 1、半導体基体上に有機絶縁膜を設ける工程と、この有
機絶縁膜上にこの有機絶縁膜より選択比の高い絶縁層を
形成する工程と、この絶縁層上に開口を有するマスクを
形成する工程と、このマスクの上記開口を通して上記絶
縁層をエッチング加工し、このエッチング加工によって
作った絶縁層の開口を通して、上記有機絶縁膜を異方性
ドライエッチングすることによってスルホールを形成す
る工程とからなる半導体装置の製造方法。 2、半導体基体上に有機絶縁膜を設ける工程と、この有
機絶縁膜上にこの有機絶縁膜より選択比の高い絶縁層を
形成する工程と、この絶縁層上に開口を有するマスクを
形成する工程と、このマスクの上記開口を通して上記絶
縁層をエッチング加工し、このエッチング加工によって
作った絶縁層の開口を通して、上記有機絶縁膜を異方性
ドライエッチングすることによってスルホールを形成す
る工程と、上記スルホールおよび絶縁層上に配線層を形
成する工程と、上記配線層上にホトレジストマスクを形
成する工程と、上記配線層をドライエッチングして上記
配線層をパターニングする工程とからなる半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17495584A JPS6153730A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17495584A JPS6153730A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6153730A true JPS6153730A (ja) | 1986-03-17 |
Family
ID=15987658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17495584A Pending JPS6153730A (ja) | 1984-08-24 | 1984-08-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6153730A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0221640A (ja) * | 1987-06-12 | 1990-01-24 | Yokogawa Hewlett Packard Ltd | 半導体装置 |
-
1984
- 1984-08-24 JP JP17495584A patent/JPS6153730A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0221640A (ja) * | 1987-06-12 | 1990-01-24 | Yokogawa Hewlett Packard Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
JPS6153730A (ja) | 半導体装置の製造方法 | |
JPH0313744B2 (ja) | ||
JPS61171151A (ja) | 多層配線の製造方法 | |
JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
JPS60235446A (ja) | 半導体装置とその製造方法 | |
JPS6254427A (ja) | 半導体装置の製造方法 | |
JP2685488B2 (ja) | 半導体装置の製造方法 | |
JPH0497523A (ja) | 半導体装置の製造方法 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
JPH02134818A (ja) | 配線構造体の形成法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
JP2699389B2 (ja) | 半導体装置の製造方法 | |
JPS63107141A (ja) | 半導体装置の製造方法 | |
JPH03136351A (ja) | 半導体集積回路 | |
JPS6193629A (ja) | 半導体装置の製造方法 | |
JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
JPH0222844A (ja) | 半導体集積回路 | |
JPH01150340A (ja) | 半導体集積回路装置の製造方法 | |
JPS6336547A (ja) | 半導体装置の製造方法 | |
JPS62293644A (ja) | 半導体装置の製造方法 | |
JPH0567611A (ja) | 半導体装置及びその製造方法 | |
JPS6148942A (ja) | 半導体装置の電極形成方法 |