JPS6152740A - マージ・ソート方法および装置 - Google Patents
マージ・ソート方法および装置Info
- Publication number
- JPS6152740A JPS6152740A JP17330984A JP17330984A JPS6152740A JP S6152740 A JPS6152740 A JP S6152740A JP 17330984 A JP17330984 A JP 17330984A JP 17330984 A JP17330984 A JP 17330984A JP S6152740 A JPS6152740 A JP S6152740A
- Authority
- JP
- Japan
- Prior art keywords
- data
- engine
- pointers
- bit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はデータのマージおよびソーテ、ｒングを実行す
る専用ハードウェアまたはその方式に係り、特にデータ
長の変化に対して柔軟性のあるマージおよび／またはソ
ート方式および［１に関する。
る専用ハードウェアまたはその方式に係り、特にデータ
長の変化に対して柔軟性のあるマージおよび／またはソ
ート方式および［１に関する。
データベース向きのソート用ハードウェアとしては、本
発明発明者らによるヒープソート型のエンジンなどがあ
る。（Ｔａｎａｋａ、 Ｙ、 ｅｔ ａｌ ：Ｐｉｐｅ
ｌｉｎｅ ５ｃａｒｃｈｉｎＨａｎｄ ５ｏｒｔｉｎ６
Ｍｏｄｕｌｅｓ ａｓＣｏｍｐｏｎｅｎｔｓ ｏｆ
ａ Ｄａｔａ Ｆｌｏｗ Ｄａｔａｂａｓｅ Ｃｏｍｐ
ｕｔｅｒｌ）。
発明発明者らによるヒープソート型のエンジンなどがあ
る。（Ｔａｎａｋａ、 Ｙ、 ｅｔ ａｌ ：Ｐｉｐｅ
ｌｉｎｅ ５ｃａｒｃｈｉｎＨａｎｄ ５ｏｒｔｉｎ６
Ｍｏｄｕｌｅｓ ａｓＣｏｍｐｏｎｅｎｔｓ ｏｆ
ａ Ｄａｔａ Ｆｌｏｗ Ｄａｔａｂａｓｅ Ｃｏｍｐ
ｕｔｅｒｌ）。
ＩＦ２Ｐ ＣｏｎｔＸｒｅｓｓ’ ８０． ＰＰ、 ４
２７−４３２． Ｏｃｔ、 １９８０）このエンジンは
、データの転送とソーティング演算を完全にオーバラッ
プさせることが可能であるため非常に効率のよい演算が
可能である。しかしこのエンジンは以下のような点で問
題があった。
２７−４３２． Ｏｃｔ、 １９８０）このエンジンは
、データの転送とソーティング演算を完全にオーバラッ
プさせることが可能であるため非常に効率のよい演算が
可能である。しかしこのエンジンは以下のような点で問
題があった。
（１）回路が複雑で、ＬＳＩ化する際、素子数が多すぎ
て問題が生ずる６ （２）データ長の変更に対する拡張性がない。
て問題が生ずる６ （２）データ長の変更に対する拡張性がない。
他のソート・エンジンとしては、マージ・ソート型のエ
ンジンなどがある。 （Ｔｏｄｄ、 Ｓ、 ：Ａｌ
ｇｏｒｉｔｈｍ ａｎｄ ｌｌａｒｄｗａｒｅ ｆｏｒ
ａ ＭｅｒＦ、ｅ ５ｏｒｔυｓｉｎｇＭｕｌｔｉｐ
ｌｅ Ｐｒｏｃｓｓｓｏｒｓ、 ＩＢＭ 、Ｌ Ｒ＆Ｄ
、 ｖｏｌ。
ンジンなどがある。 （Ｔｏｄｄ、 Ｓ、 ：Ａｌ
ｇｏｒｉｔｈｍ ａｎｄ ｌｌａｒｄｗａｒｅ ｆｏｒ
ａ ＭｅｒＦ、ｅ ５ｏｒｔυｓｉｎｇＭｕｌｔｉｐ
ｌｅ Ｐｒｏｃｓｓｓｏｒｓ、 ＩＢＭ 、Ｌ Ｒ＆Ｄ
、 ｖｏｌ。
２２、 ｎｏ、 ５． Ｍａｙ １９７８）マージ・ソ
ートはヒープソートなどに比して、演算方式が単純であ
るため。
ートはヒープソートなどに比して、演算方式が単純であ
るため。
ハードウェアとしては簡単化できるが、（２）の問題は
解決されていなかった。
解決されていなかった。
上記の事情に鑑み、本発明はデータ長の変化に対して、
柔軟性のあるソーチイング用のエンジンを構築するもの
であり、ＬＳＩ化を可能とするため、回路をできるだけ
単純化する要求にも応えるマージ・ソート方式および装
置を提供することを目的とする。
柔軟性のあるソーチイング用のエンジンを構築するもの
であり、ＬＳＩ化を可能とするため、回路をできるだけ
単純化する要求にも応えるマージ・ソート方式および装
置を提供することを目的とする。
データ長の変化に対する拡張性の実現手段としては、デ
ータをある定められたピッ１へ数、（これをｍビットと
する）ｍビットごとに分割して演算を行う方法が考えら
れる。これは、具体的には、ｍビットのデータを処理す
る演算器を複数個接続した構成となる。データ長の変更
に対しては、演算器の接続個数を変更することによって
対処することが可能となる。この際、各演算機の間で情
報を交換する必要が生ずるが、この交換情報量を少量化
する必要がある。本発明は、あるｍビットを処理してい
る演算器は、それより１つ上位のｍビットを処理してい
る演算器だけから入力情報を受は取り、それより１つ下
位のｍビットを処理している演算器だけに情報を出力す
るようにしたマージ・ソートを伴なうためのマーシャに
関するものである。本発明によれば一般にマーシャを直
列に接続していくことにより、マージ・ソータが構築で
きる。
ータをある定められたピッ１へ数、（これをｍビットと
する）ｍビットごとに分割して演算を行う方法が考えら
れる。これは、具体的には、ｍビットのデータを処理す
る演算器を複数個接続した構成となる。データ長の変更
に対しては、演算器の接続個数を変更することによって
対処することが可能となる。この際、各演算機の間で情
報を交換する必要が生ずるが、この交換情報量を少量化
する必要がある。本発明は、あるｍビットを処理してい
る演算器は、それより１つ上位のｍビットを処理してい
る演算器だけから入力情報を受は取り、それより１つ下
位のｍビットを処理している演算器だけに情報を出力す
るようにしたマージ・ソートを伴なうためのマーシャに
関するものである。本発明によれば一般にマーシャを直
列に接続していくことにより、マージ・ソータが構築で
きる。
以下、本発明を一実施例により説明する。
一般に、マージ・ソーティングとは、それぞれすでにソ
ーティングされたＮ個１Ｍ個のデータから、（Ｎ＋Ｍ）
個のソーティング・データを得るものである。具体的に
は、まず、それぞれの組の先頭の２つのデータの比較を
行い、データを昇順にソートする場合は、小さい方のデ
ータを、データと降順にソートする場合は大きい方のデ
ータを、進んで出力するというものである０次に、選ば
れなかった組に関しては、そのままのデータ、選ばれた
組の方に関しては、次のデータに関して同様の演算を行
っていくと、（Ｍ＋Ｎ）個のデータのソーティングが終
了することになる。
ーティングされたＮ個１Ｍ個のデータから、（Ｎ＋Ｍ）
個のソーティング・データを得るものである。具体的に
は、まず、それぞれの組の先頭の２つのデータの比較を
行い、データを昇順にソートする場合は、小さい方のデ
ータを、データと降順にソートする場合は大きい方のデ
ータを、進んで出力するというものである０次に、選ば
れなかった組に関しては、そのままのデータ、選ばれた
組の方に関しては、次のデータに関して同様の演算を行
っていくと、（Ｍ＋Ｎ）個のデータのソーティングが終
了することになる。
第１図は、本発明の構成図である。マージ・ソータは、
ｍビットずつの比較演算を行うビット・スライ訃°７−
ジャー及び入力用のバッフ７よ １り植成さ
れる。ここで、最上位（＝０）のｍビットの演算を行う
ビット・スライスド・マーシャーをモディファイド・ビ
ットスライスド・マーシャ１０（以下ＭＩＩＳＭＩＯと
略）、それ以下、各ｍピッ１−の演算を行うビット・ス
ライスド・マジャをビット・スライスド・マーシャ１１
（以下ＢＳＭ１１と略す）とする。なお、上位からに
番めのＢ’ＳＭＩＩをＢＳＭＩＩ−にと呼ぶ。（ＭＢＳ
Ｍ １０はに＝ｏに対応するとする。）ここでは、それ
ぞれの組のデータの個数を等しいとしてＮ個ずつとする
。また、ここでは昇順のソーティングを行うものとする
。Ｒ，を一方の組の９番めのデータ（ｎ：Ｌ−＋Ｎまで
変化する）とし、Ｒ７をもう一方の組の９番めのデータ
とする。Ｒ，、、、Ｌ□、をそれぞれ、Ｒ，、Ｌ、の上
からに番めのｍビットのデータであるとする。（ただし
、ｋ＝ｏを最上位のｍビットのデータとする。）従って
、Ｒｏ、。。
ｍビットずつの比較演算を行うビット・スライ訃°７−
ジャー及び入力用のバッフ７よ １り植成さ
れる。ここで、最上位（＝０）のｍビットの演算を行う
ビット・スライスド・マーシャーをモディファイド・ビ
ットスライスド・マーシャ１０（以下ＭＩＩＳＭＩＯと
略）、それ以下、各ｍピッ１−の演算を行うビット・ス
ライスド・マジャをビット・スライスド・マーシャ１１
（以下ＢＳＭ１１と略す）とする。なお、上位からに
番めのＢ’ＳＭＩＩをＢＳＭＩＩ−にと呼ぶ。（ＭＢＳ
Ｍ １０はに＝ｏに対応するとする。）ここでは、それ
ぞれの組のデータの個数を等しいとしてＮ個ずつとする
。また、ここでは昇順のソーティングを行うものとする
。Ｒ，を一方の組の９番めのデータ（ｎ：Ｌ−＋Ｎまで
変化する）とし、Ｒ７をもう一方の組の９番めのデータ
とする。Ｒ，、、、Ｌ□、をそれぞれ、Ｒ，、Ｌ、の上
からに番めのｍビットのデータであるとする。（ただし
、ｋ＝ｏを最上位のｍビットのデータとする。）従って
、Ｒｏ、。。
ＬｙｅｌｌかＭＢＳＭ １０に、Ｒｎ＋に＋ Ｌ＋＋ｌ
ｈ がＢＳＭＩＩ−ｋに入力されるデータということに
なる。入力用バッファ１２はこれらの入力用データを格
納するバッファとする。ただし、入力用バッファ１２−
〇を、Ｌ、、。、Ｒ３，。（ｎ ： Ｏ−＋Ｎ）を格納
するバッファとし、入力用バッファ１２−ｋをＲｎ ｌ
ｋ １Ｌ、１．を格納するバッファとする。具体的な
格納図は第１図中に示しである。
ｈ がＢＳＭＩＩ−ｋに入力されるデータということに
なる。入力用バッファ１２はこれらの入力用データを格
納するバッファとする。ただし、入力用バッファ１２−
〇を、Ｌ、、。、Ｒ３，。（ｎ ： Ｏ−＋Ｎ）を格納
するバッファとし、入力用バッファ１２−ｋをＲｎ ｌ
ｋ １Ｌ、１．を格納するバッファとする。具体的な
格納図は第１図中に示しである。
ＭＢＳＭＩＯは、ＢＳＭＩＩ−ＬＬに対し、２つの制御
情報を出力し、ＢＳＭＩＩ−には、ＢＳＭｌｌ−に−１
より、２つの入力情報を得、ＢＳＭＩＩ−に＋１に、２
つの出力情報を出力する。 ＮＢＳＭｌｏとＢＳＭＩＩ
では、入力情報の有無が異なる。
情報を出力し、ＢＳＭＩＩ−には、ＢＳＭｌｌ−に−１
より、２つの入力情報を得、ＢＳＭＩＩ−に＋１に、２
つの出力情報を出力する。 ＮＢＳＭｌｏとＢＳＭＩＩ
では、入力情報の有無が異なる。
第２図は、ＢＳＭＩＩ−ｋに対するソート対象データの
入力方法を詳細に示したものである。
入力方法を詳細に示したものである。
ＮＢＳＭＩＯに対するソート対象データの入力方法と演
算結果の出力方法も同様である。ＢＳＭＩＩ−には、ｒ
ｐ２０． Ｑｐ２１という２つのポインタを持つ、ｒｐ
２０はＲ１２，用の入力ポインタで、Ｑｐ２１はり、、
用の入力ポインタである。従って、ＢＳＭＩＩ−には、
入力用バッファ１２−にの中で、ｒ ｐ ２０ ｊＱ
ｐ ２１が指しているデータ、すなわち、Ｒｏ、に関し
てはｒｐ番め、Ｌｍｌｋに関しては２２番めのデータを
それぞれ入力データとする。具体的には、ＲｒＰ＋１＋
＋ Ｌｔｐｙｈが入力データとなる。
算結果の出力方法も同様である。ＢＳＭＩＩ−には、ｒ
ｐ２０． Ｑｐ２１という２つのポインタを持つ、ｒｐ
２０はＲ１２，用の入力ポインタで、Ｑｐ２１はり、、
用の入力ポインタである。従って、ＢＳＭＩＩ−には、
入力用バッファ１２−にの中で、ｒ ｐ ２０ ｊＱ
ｐ ２１が指しているデータ、すなわち、Ｒｏ、に関し
てはｒｐ番め、Ｌｍｌｋに関しては２２番めのデータを
それぞれ入力データとする。具体的には、ＲｒＰ＋１＋
＋ Ｌｔｐｙｈが入力データとなる。
この時、ト１０ＳＭＩＯにバッファ１２−Ｏからａｌ＋
ｎ ＋ｂ□、。が入力されるのを、タイムＯとすると、
Ｂ Ｓ Ｍ ｌ １− ｋにバッファ１２−ｋからａｏ
＋に＋ｂｎＴｋが入力されるのは、タイムにとなる。す
なわち、ＢＳＭＩＩ−にはＢＳＭＩ １−に−１より、
１タイムずつ演算が遅れて進んでいくことになる。
ｎ ＋ｂ□、。が入力されるのを、タイムＯとすると、
Ｂ Ｓ Ｍ ｌ １− ｋにバッファ１２−ｋからａｏ
＋に＋ｂｎＴｋが入力されるのは、タイムにとなる。す
なわち、ＢＳＭＩＩ−にはＢＳＭＩ １−に−１より、
１タイムずつ演算が遅れて進んでいくことになる。
同様にデータの出力も１タイムずつ遅れていくことにな
る。これは、ＢＳＭＩＩ−にで、ａｍ＋に＋ｂ、２．を
演算する際、ａ ＊＋に−１１ｂ ｍｖ＆−１の演算結
果を知る必要があるためである。これに関する情報を、
ＢＳＭＩＩ−には、ＢＳＭＩＩ−に−１より得る。
る。これは、ＢＳＭＩＩ−にで、ａｍ＋に＋ｂ、２．を
演算する際、ａ ＊＋に−１１ｂ ｍｖ＆−１の演算結
果を知る必要があるためである。これに関する情報を、
ＢＳＭＩＩ−には、ＢＳＭＩＩ−に−１より得る。
次に、第４図にＭＢＳＭＩＯの詳ａ箭成を、第５図にＢ
ＳＭＩＩ−にの詳細構成を示す。ＭＢＳＭ １０は、最
上位のｍビットを処理するため、単に、ｂｌＦＴ。
ＳＭＩＩ−にの詳細構成を示す。ＭＢＳＭ １０は、最
上位のｍビットを処理するため、単に、ｂｌＦＴ。
とａ、２．。の小さい方のデータをデータ出力線０ＵＴ
ＰＵＴ４４に出力すればよいことになる。一方、ＢＳＭ
ＩＩ−にの場合には、上位の演算結果によって、選択す
べき数がかわってくる６例えば。
ＰＵＴ４４に出力すればよいことになる。一方、ＢＳＭ
ＩＩ−にの場合には、上位の演算結果によって、選択す
べき数がかわってくる６例えば。
ＢＳＭＩＩ−１で＊ ｂ ｊＬＦｊｌ ＊ ａ ｒ、１
の比較を行う場合、ｂ ｌＦｌ＋ｌ＞ａｒＦＷｌ＋であ
れば、ｂ ｔｒｏｌとａｒｐ＋１の大小によらず、ａｒ
ｐ＋＋を出力しなければならない。というのは、この場
合、ｂＬ□１を出力するとまだ上位で、ｂ□、。が出力
されていないのに、ｂ□、を出力してしまうことになる
からである。
の比較を行う場合、ｂ ｌＦｌ＋ｌ＞ａｒＦＷｌ＋であ
れば、ｂ ｔｒｏｌとａｒｐ＋１の大小によらず、ａｒ
ｐ＋＋を出力しなければならない。というのは、この場
合、ｂＬ□１を出力するとまだ上位で、ｂ□、。が出力
されていないのに、ｂ□、を出力してしまうことになる
からである。
ｂ ＡＦＴ。ｊ ｂＬＰＴＬはす。という数をスライス
化したものであるため、これをバラバラに出力すると正
しい結果が得られなくなる。この場合、ｂ ＡＦＴ。＝
ａ、□。が成立した時始めて、ｂ ＬＦＩＩとａ２．１
の大小により出力すべき値を決めることができる。本発
明では、これらの判断を、上位の演算器とのポインタの
差によって行なう。すなわち、上位とのポインタがＯに
なったということでそのポインタを進めてはいけないこ
とがわかるためである。
化したものであるため、これをバラバラに出力すると正
しい結果が得られなくなる。この場合、ｂ ＡＦＴ。＝
ａ、□。が成立した時始めて、ｂ ＬＦＩＩとａ２．１
の大小により出力すべき値を決めることができる。本発
明では、これらの判断を、上位の演算器とのポインタの
差によって行なう。すなわち、上位とのポインタがＯに
なったということでそのポインタを進めてはいけないこ
とがわかるためである。
（上位のポインタより下位のポインタが先に進むという
ことは、上位で出力していない数を下位で出力したとい
うことになる。）上位の演算器は。
ことは、上位で出力していない数を下位で出力したとい
うことになる。）上位の演算器は。
ｂ ｔａｌｋとａｒｌ’ｌｋの演算の効果ｒｐ２０．１
２ｐ２１を進めた場合には、それぞれの制御情報出力線
ＣＴＬＲ４２、ＣＴＬＬ４３を１にし、て、そうでない
場合は、Ｏにして下位の演算器に知らせる。（これは、
ＭＢＳＭＩＯ，ＢＳＭＩＩにいずれも共通している。）
下位の演算器はこれを、ＲＩ５０．ＬＩ５１に受ける。
２ｐ２１を進めた場合には、それぞれの制御情報出力線
ＣＴＬＲ４２、ＣＴＬＬ４３を１にし、て、そうでない
場合は、Ｏにして下位の演算器に知らせる。（これは、
ＭＢＳＭＩＯ，ＢＳＭＩＩにいずれも共通している。）
下位の演算器はこれを、ＲＩ５０．ＬＩ５１に受ける。
（ＭＢＳＭ １０は上位の演算器がないため、この部分
はなくともよい。）上位の演算器とのポインタの差は、
ＲＩ５０．ＬＩ５１の内容を加えて行き、自分自身のポ
インタを進めた時、この値を減ずればよいことになる。
はなくともよい。）上位の演算器とのポインタの差は、
ＲＩ５０．ＬＩ５１の内容を加えて行き、自分自身のポ
インタを進めた時、この値を減ずればよいことになる。
Ｄ、５２．Ｄ、５３は」二位の演算器とのポインタの差
（Ｄ、１５２はｒｐ２０、Ｄ、５３はＱＰ２１に関する
。）を表わす。
（Ｄ、１５２はｒｐ２０、Ｄ、５３はＱＰ２１に関する
。）を表わす。
ただし、 ａｒｒ＋ｈ＋ ｔ）１？にとの演算を行う際
には、すでにＲＩ５０．ＬＩ５１に上位からの制御情報
が入力されているため、ＤＲ５２，ＤＬ ５３にそれぞ
れＲＩ５０．ＬＩ５１を加えた値に従って、演算を行う
必要がある。Ｄ’Ｒ５４，Ｄ’Ｌ ５５をこの加算結果
とし、この加算を行うためにカウンタＩ５６．カウンタ
■５７を設ける。それぞれのカウンタは、ＲＩ５０．Ｌ
Ｉ５１が１の時。
には、すでにＲＩ５０．ＬＩ５１に上位からの制御情報
が入力されているため、ＤＲ５２，ＤＬ ５３にそれぞ
れＲＩ５０．ＬＩ５１を加えた値に従って、演算を行う
必要がある。Ｄ’Ｒ５４，Ｄ’Ｌ ５５をこの加算結果
とし、この加算を行うためにカウンタＩ５６．カウンタ
■５７を設ける。それぞれのカウンタは、ＲＩ５０．Ｌ
Ｉ５１が１の時。
ＤＲ５２，ＤＬ５３の内容を１増して、Ｄ’ １１５４
゜Ｄ’Ｌ５５にそれぞれ出力し、ＲＩ５０．ＬＩ５１が
０の時には、Ｄ、５２．Ｄ、、５３の内容そのままをＤ
’ 、５４．Ｄ’ 、、５５に出力する。Ｄ、５２゜Ｄ
、５３．ｏ′、５４．ｏ″Ｌ ５５．加算回路Ｉ５６．
加算回加算５７は、上位とのポインタとの差を把握する
ために必要な部分であるため、ＭＢＳＭ １０には存在
しない。
゜Ｄ’Ｌ５５にそれぞれ出力し、ＲＩ５０．ＬＩ５１が
０の時には、Ｄ、５２．Ｄ、、５３の内容そのままをＤ
’ 、５４．Ｄ’ 、、５５に出力する。Ｄ、５２゜Ｄ
、５３．ｏ′、５４．ｏ″Ｌ ５５．加算回路Ｉ５６．
加算回加算５７は、上位とのポインタとの差を把握する
ために必要な部分であるため、ＭＢＳＭ １０には存在
しない。
一方、この考え方に基づくとａｒｐ＋ｈとｂ□のうちの
小さい方を選んで出力しようとした時、ａ ｙｏｌｋ
＝ｂ ｔａｌｋが成立すると、ｒｐ２０．Ｑｐ２１の両
方のポインタを進める必要がある。例えば、ａ工、。＝
ｂ１．。が成立したとする。ＢＳＭＩＩ−１はこの場合
、ａｌ、□とｂｔ＋□の小さい方のデータを必らず選択
する必要があるため、 ＭＢＳＭ １０に両方のポイン
タを進めてもらい、ＢＳＭＩＩ−１が、ａ１２．とｂｌ
、１の演算を行う際、ＢＳＭＩＩ−１のＤ’ 、５４．
Ｄ’ Ｌ５５の値を１にしておかなければならない、
（ＭＢＳＭＩＯが、ｒＰ＋ ｉｐの一方しか進めない
と、ＢＳＭＩＩ−１とのポインタの差（Ｄ’ 、１５４
．Ｄ’ Ｌ５５）のどちらか一方が０になるため、ａ工
２、とｂ１２、の小さい方がポインタの差がＯになって
いる方だと支障が生ずる。）ｒｐ２０．Ｒｐ２１の両方
を動かしても出力するデータは１つであるため、１つポ
インタを進めすぎたということを記憶する必要がある。
小さい方を選んで出力しようとした時、ａ ｙｏｌｋ
＝ｂ ｔａｌｋが成立すると、ｒｐ２０．Ｑｐ２１の両
方のポインタを進める必要がある。例えば、ａ工、。＝
ｂ１．。が成立したとする。ＢＳＭＩＩ−１はこの場合
、ａｌ、□とｂｔ＋□の小さい方のデータを必らず選択
する必要があるため、 ＭＢＳＭ １０に両方のポイン
タを進めてもらい、ＢＳＭＩＩ−１が、ａ１２．とｂｌ
、１の演算を行う際、ＢＳＭＩＩ−１のＤ’ 、５４．
Ｄ’ Ｌ５５の値を１にしておかなければならない、
（ＭＢＳＭＩＯが、ｒＰ＋ ｉｐの一方しか進めない
と、ＢＳＭＩＩ−１とのポインタの差（Ｄ’ 、１５４
．Ｄ’ Ｌ５５）のどちらか一方が０になるため、ａ工
２、とｂ１２、の小さい方がポインタの差がＯになって
いる方だと支障が生ずる。）ｒｐ２０．Ｒｐ２１の両方
を動かしても出力するデータは１つであるため、１つポ
インタを進めすぎたということを記憶する必要がある。
Ｃ４０はポインタを余分に動かした回数を記憶する。ま
た、どんな値を蓄積したかを記憶するため、出力結果を
Ｖ４１に記憶しておく。この蓄積結果がはき出されるの
は、以下の３つのケースが成立した場合である（１）両
方のポインタが進められなくなった場合。（２）どちら
か一方のポインタしか進められなくなった時には進めら
れる側のポインタが指している値がＶ４１と異った場合
、（３）両方のポインタが進められる時にはそれぞれの
ポインタが指している小さい方の値がＶ４１と異った場
合。
た、どんな値を蓄積したかを記憶するため、出力結果を
Ｖ４１に記憶しておく。この蓄積結果がはき出されるの
は、以下の３つのケースが成立した場合である（１）両
方のポインタが進められなくなった場合。（２）どちら
か一方のポインタしか進められなくなった時には進めら
れる側のポインタが指している値がＶ４１と異った場合
、（３）両方のポインタが進められる時にはそれぞれの
ポインタが指している小さい方の値がＶ４１と異った場
合。
以上で、 ＭＢＳＮＩ Ｏの演算回路１４５とＢＳＭｌ
１７ ｋの演算回路Ｔ１５８以外の部分の説明を終え
る。以下、２つの演算回路の動きについて述べる。Ｍ［
１５Ｍｌ０とＢＳＭＩＩ−にの違いは、すでに述べたよ
うに、上位の演算器の演算結果の制限を受けるか、受け
ないかの違いである。ＢＳＭＩＩ−には、Ｄ’ Ｒ５４
，Ｄ’ Ｌ５５がＯでない場合は、上位の演算器のポイ
ンタと自分のポインタとの差がある時であるため、ｒｐ
２０． Ｑｐ２１の両ボインクを進めてもよいため、上
位演算器の結果の制限を受けていないことになる。従っ
て、演算回路１４５の処理内容は、Ｄ’ 、５４！＜Ｏ
ｌかつ、Ｄ’、５５〜０の時の演算回路［５８の処理内
容と等しくなる。従って、ここでは演算回路ｎ５８の動
きを各ケースについて説明する。
１７ ｋの演算回路Ｔ１５８以外の部分の説明を終え
る。以下、２つの演算回路の動きについて述べる。Ｍ［
１５Ｍｌ０とＢＳＭＩＩ−にの違いは、すでに述べたよ
うに、上位の演算器の演算結果の制限を受けるか、受け
ないかの違いである。ＢＳＭＩＩ−には、Ｄ’ Ｒ５４
，Ｄ’ Ｌ５５がＯでない場合は、上位の演算器のポイ
ンタと自分のポインタとの差がある時であるため、ｒｐ
２０． Ｑｐ２１の両ボインクを進めてもよいため、上
位演算器の結果の制限を受けていないことになる。従っ
て、演算回路１４５の処理内容は、Ｄ’ 、５４！＜Ｏ
ｌかつ、Ｄ’、５５〜０の時の演算回路［５８の処理内
容と等しくなる。従って、ここでは演算回路ｎ５８の動
きを各ケースについて説明する。
ケース１ ： Ｄ’ 、５４．＝Ｄ’ 、５５＝Ｃ４０
＝０゜ケース１は存在しない。これは、Ｑｐ２０もｒｐ
２１も進められず、かつ、今までに蓄積したデータもな
いことになる。従って、出力すべきデータが何もない状
況である。しかし、ＢＳＭＩＩ−には、ＢＳＭＩＩ−に
−１に比較してタイム１だけ遅れているため、少くとも
１つは出力すべきデー、、より在すうおい、あ６．１ ケース２ ： Ｄ’ 、５４＝Ｄ’ 、、５５＝Ｏ，Ｃ
４０〉０ この場合、ｒｐ２０． Ｑｐ２１は進めることはできな
いため、今まで蓄積してきたデータを出力することにな
る。従って、以下の演算が行なわれる。
＝０゜ケース１は存在しない。これは、Ｑｐ２０もｒｐ
２１も進められず、かつ、今までに蓄積したデータもな
いことになる。従って、出力すべきデータが何もない状
況である。しかし、ＢＳＭＩＩ−には、ＢＳＭＩＩ−に
−１に比較してタイム１だけ遅れているため、少くとも
１つは出力すべきデー、、より在すうおい、あ６．１ ケース２ ： Ｄ’ 、５４＝Ｄ’ 、、５５＝Ｏ，Ｃ
４０〉０ この場合、ｒｐ２０． Ｑｐ２１は進めることはできな
いため、今まで蓄積してきたデータを出力することにな
る。従って、以下の演算が行なわれる。
ＣＴＬＲ４２←Ｏ、ＣＴＬＬ４３←Ｏ、０ＵＴＰＵＴ４
４←Ｖ４１．Ｃ４０４−Ｃ４０−１，Ｄ、、５３４−Ｄ
’ ＆５５、ＤＩ１５２←Ｄ’、５４ ケース３ ： Ｄ’ 、５５＝Ｏ，Ｄ’ 、５４＞０こ
の場合は、Ｑｐ２１ｉｉ動かせない状況になっている。
４←Ｖ４１．Ｃ４０４−Ｃ４０−１，Ｄ、、５３４−Ｄ
’ ＆５５、ＤＩ１５２←Ｄ’、５４ ケース３ ： Ｄ’ 、５５＝Ｏ，Ｄ’ 、５４＞０こ
の場合は、Ｑｐ２１ｉｉ動かせない状況になっている。
この場合はさらに、２つのケースにわけられる。
ケース３．１ ： Ｃ４０＝Ｏｏ ｒ ａｔｘｈ ＝
Ｖ４１この場合は、ａ、□、を出力し、ｒｐ２０を進め
ればよい。Ｃ４０は変更する必要はない。従って、以下
に示す演算が行なわれる。
Ｖ４１この場合は、ａ、□、を出力し、ｒｐ２０を進め
ればよい。Ｃ４０は変更する必要はない。従って、以下
に示す演算が行なわれる。
ＣＴＬＲ４２←１ 、 ＣＴＬＬ４３←Ｏ、０ＵＴＰＵ
Ｔ４４←ａ ＰＰ１ｋｌ Ｖ ４１←ａｒＦｌｋｔ ｒ
ｐ２０＝ｒｐ２０＋１、ＤＬ５３＝Ｄ’ Ｌ５５．Ｄ、
５２＝Ｄ’ 、１５４ケース３．２：Ｃ４０：４０＋
ａｎｄ＋ ａｒｐ＋ｂ 失この場合は、過去に蓄積され
たデータがある上。
Ｔ４４←ａ ＰＰ１ｋｌ Ｖ ４１←ａｒＦｌｋｔ ｒ
ｐ２０＝ｒｐ２０＋１、ＤＬ５３＝Ｄ’ Ｌ５５．Ｄ、
５２＝Ｄ’ 、１５４ケース３．２：Ｃ４０：４０＋
ａｎｄ＋ ａｒｐ＋ｂ 失この場合は、過去に蓄積され
たデータがある上。
ａ ｔａｌｂが、Ｖ４１と異なるため、蓄積されたデー
タをまず出力する必要がある。
タをまず出力する必要がある。
ＣＴＬＲ４２←Ｏ、ＣＴＬＬ４３←Ｏ、０ＵＴＰＵＴ４
４←Ｖ４１．Ｃ４０←Ｃ４０−１，Ｄ、５２４−Ｄ’
。
４←Ｖ４１．Ｃ４０←Ｃ４０−１，Ｄ、５２４−Ｄ’
。
５４、Ｄ、５３←Ｄ’、５５
ケース４ ： Ｄ’ 、５５＞Ｏ，Ｄ’ １１５４＝０
この場合は、ケース３とＤ’、、５５とＤ’、５４の関
係が逆になった場合であるため、ケース３の場合の対称
形となる。
この場合は、ケース３とＤ’、、５５とＤ’、５４の関
係が逆になった場合であるため、ケース３の場合の対称
形となる。
ケース４．１ ： Ｃ４０”Ｏｏ ｒ ｂｔｐ＋ｈ
＝Ｖ４１演算結果は以下の様である。ＣＴＬＲ４２←Ｏ
、ＣＴＬＬ４３ ←１ ＋ ０ＵＴＰＵＴ４４４− ｂ
ｉｒ＋ｈｔ Ｖ ４１ ←ｂｉｐ＋ｈ＋Ｑｐ２１←Ｑｐ
２’ｌ＋１．Ｄ、５３←Ｄ’、５５−１．０．５２←Ｄ
’、５４ ケース４．２ ：Ｃ４０待Ｏａ ｎ ｄ ｂ、、、、
ｑＶ４１演算結果を以下に示す。
＝Ｖ４１演算結果は以下の様である。ＣＴＬＲ４２←Ｏ
、ＣＴＬＬ４３ ←１ ＋ ０ＵＴＰＵＴ４４４− ｂ
ｉｒ＋ｈｔ Ｖ ４１ ←ｂｉｐ＋ｈ＋Ｑｐ２１←Ｑｐ
２’ｌ＋１．Ｄ、５３←Ｄ’、５５−１．０．５２←Ｄ
’、５４ ケース４．２ ：Ｃ４０待Ｏａ ｎ ｄ ｂ、、、、
ｑＶ４１演算結果を以下に示す。
ＣＴＬＲ４２←Ｏ、ＣＴＬＬ４３←Ｏ、０ＵＴＰＵＴ４
４←Ｖ４１．Ｃ４０４−Ｃ：４０−１．Ｄ、５３４−Ｄ
’ Ｌ５５゜ＤＩＩ５２←Ｄ’、５３ ケース５ ： Ｄ’ 、５５＞Ｏ，Ｄ’ 、１５４＞０
この場合、 Ｑｐ２１．ｒｐ２０とも進められる余地
があるため、ａＦｏｌｋとす、□１の比較を行うことが
可能となる。ただし、Ｍ ｉ Ｎ（ａ ｒＦｌｋｌ ｂ
、、、、）をａｒＰ＋にとｂ １Ｆｌｋの値の小さい
方の値とする。
４←Ｖ４１．Ｃ４０４−Ｃ：４０−１．Ｄ、５３４−Ｄ
’ Ｌ５５゜ＤＩＩ５２←Ｄ’、５３ ケース５ ： Ｄ’ 、５５＞Ｏ，Ｄ’ 、１５４＞０
この場合、 Ｑｐ２１．ｒｐ２０とも進められる余地
があるため、ａＦｏｌｋとす、□１の比較を行うことが
可能となる。ただし、Ｍ ｉ Ｎ（ａ ｒＦｌｋｌ ｂ
、、、、）をａｒＰ＋にとｂ １Ｆｌｋの値の小さい
方の値とする。
ケース５．ｉ ： ＭＩ Ｎ Ｃａｔｖｒｈｔ ｂｔｙ
＋Ｊ ４Ｖ４１ａｎｄｃ４０’Ｈ０ この場合、蓄積されたデータがあり、かつ、Ｖ４Ｌが、
ａ ｒｐ＋ｈとｂ ＡＦｔｋのいずれよりも小さいとい
うことであるため、蓄積データをまず出力する必要があ
る。以下の様な演算結果となる。
＋Ｊ ４Ｖ４１ａｎｄｃ４０’Ｈ０ この場合、蓄積されたデータがあり、かつ、Ｖ４Ｌが、
ａ ｒｐ＋ｈとｂ ＡＦｔｋのいずれよりも小さいとい
うことであるため、蓄積データをまず出力する必要があ
る。以下の様な演算結果となる。
ＣＴＬＲ４２←Ｏ、ＣＴＬＬ４３←Ｏ、０ＵＴＰＩＪＴ
４４←Ｖ４１．Ｃ４０４−Ｃ４０−１，ＤＬ５３←Ｄ’
Ｌ５５゜Ｄ、５２←Ｄ’、５４ ケース５．２ ： Ｃ４０＝Ｏ，ｏ ｒ、ＭｉＮ（ａ−
ｒ−ｈ、ｂＬ、ｈ） ＝Ｖ４１ この場合は、ａｐｒ＋ｈ＋ ｂｉｐｌ＆の値によって演
算結果が決まる。
４４←Ｖ４１．Ｃ４０４−Ｃ４０−１，ＤＬ５３←Ｄ’
Ｌ５５゜Ｄ、５２←Ｄ’、５４ ケース５．２ ： Ｃ４０＝Ｏ，ｏ ｒ、ＭｉＮ（ａ−
ｒ−ｈ、ｂＬ、ｈ） ＝Ｖ４１ この場合は、ａｐｒ＋ｈ＋ ｂｉｐｌ＆の値によって演
算結果が決まる。
ケース５８２ ａ １ ： ａ ｒＦｌｋ Ｔ ｂ １
Ｆｌｋこの場合、ｂ Ｌａｒｋを出力することになる。
Ｆｌｋこの場合、ｂ Ｌａｒｋを出力することになる。
演算結果は以下の様になる。
ＣＴＬＲ４２←Ｏ、ＣＴＬＬ４３←１ 、０ＵＴＰＵＴ
４４←ｂｔｒ＋ｈ＋ Ｖ４１”ｂｔｐ＋ｂ＋ ’Ｑ ｐ
２１←Ｑ ｐ ２１ ＋１、Ｄ、５３←Ｄ’ 、５５
−１．Ｄ、５２←Ｄ’、５４ケース５ 、２−２ ：
ａ −ｐ、ｋ＜ ｂ−２−この場合、ａ ｒＦｌｋを出
力することになる。演算結果は以下の様になる６ ＣＴＬＲ４２←１ 、 ＣＴＬＬ４３←Ｏ、０ＵＴＰＵ
Ｔ４４←ａｒＰ＋に＋ Ｖ４１←ａｔｐｒｈｒ ｒ ｐ
２０←ｒｐ２０＋１、Ｄ、５３←Ｄ’ 、５５．Ｄ、
５２←Ｄ’、５４−ケース５ ＊ ２ ＋ ３ ： ａ
ｒＦｌｋ ” ｂ ｔｖ＊ｈこの場合、どちらの値を
出力してもよいことになる。 Ｑ ｐ ２１ ＋ ｒ
ｐ ２０とも進め、Ｃ４０を１つ増やす。
４４←ｂｔｒ＋ｈ＋ Ｖ４１”ｂｔｐ＋ｂ＋ ’Ｑ ｐ
２１←Ｑ ｐ ２１ ＋１、Ｄ、５３←Ｄ’ 、５５
−１．Ｄ、５２←Ｄ’、５４ケース５ 、２−２ ：
ａ −ｐ、ｋ＜ ｂ−２−この場合、ａ ｒＦｌｋを出
力することになる。演算結果は以下の様になる６ ＣＴＬＲ４２←１ 、 ＣＴＬＬ４３←Ｏ、０ＵＴＰＵ
Ｔ４４←ａｒＰ＋に＋ Ｖ４１←ａｔｐｒｈｒ ｒ ｐ
２０←ｒｐ２０＋１、Ｄ、５３←Ｄ’ 、５５．Ｄ、
５２←Ｄ’、５４−ケース５ ＊ ２ ＋ ３ ： ａ
ｒＦｌｋ ” ｂ ｔｖ＊ｈこの場合、どちらの値を
出力してもよいことになる。 Ｑ ｐ ２１ ＋ ｒ
ｐ ２０とも進め、Ｃ４０を１つ増やす。
ＣＴＬＲ４２４−１、ＣＴＬＬ４３４−１ 、０ＵＴＰ
ＵＴ４４．４−ａ？Ｆｌｋｌ Ｖ４１←ａｒｒ＋＋＋＋
Ｃ４０４−Ｃ４０＋１゜ｆｆ１ｐ２１←Ｑｐ２１＋ｌ
、ｒｐ２０←ｒｐ２０＋１ 、ＤＬ ｓ ３←Ｄ’ 、
５５−１．Ｄ’ 、５２←Ｄ ／８Ｍ［１５Ｍｌ０の演
算回路Ｉの動きはケース５に等しいことになる。このた
め、ＢＳＭＩＩのＲＩ５０゜ＬＩ５１を常に１セツトし
ておくと、ＢＳＭＩＩはＭＳＢＭＩＯと等価な動きをす
ることになる。
ＵＴ４４．４−ａ？Ｆｌｋｌ Ｖ４１←ａｒｒ＋＋＋＋
Ｃ４０４−Ｃ４０＋１゜ｆｆ１ｐ２１←Ｑｐ２１＋ｌ
、ｒｐ２０←ｒｐ２０＋１ 、ＤＬ ｓ ３←Ｄ’ 、
５５−１．Ｄ’ 、５２←Ｄ ／８Ｍ［１５Ｍｌ０の演
算回路Ｉの動きはケース５に等しいことになる。このた
め、ＢＳＭＩＩのＲＩ５０゜ＬＩ５１を常に１セツトし
ておくと、ＢＳＭＩＩはＭＳＢＭＩＯと等価な動きをす
ることになる。
従って、第６図のように、各ＢＳＭＩＩに制御回路６１
を設け、制御信号６２をＯＮ、ＯＦＦにすることにより
、ＲＩ５０．ＬＩ５１に、上位からのＲＯ４２，ＬＩ４
３をそのまま入力させるか（制御信号６２＝ＯＦＦの場
合）、常に１を入力させる（制御信号６２＝ＯＮの場合
）ようにすることができる、制御信号６２−ｋをＯＮに
したＢＳＭＩＩ−には、最上位のｍビットの演算を処理
するＭＩＩＳＭＩＯと等価な動きをする。従って、すべ
ての制御信号６２−ｋをＯＦＦにすることにより、１つ
の長いデータをソートする演算器を、適当な箇所の制御
信号６２−ｋをＯＮにすることにより、短いデータをソ
ートする複数の演算器を構築することができる。
を設け、制御信号６２をＯＮ、ＯＦＦにすることにより
、ＲＩ５０．ＬＩ５１に、上位からのＲＯ４２，ＬＩ４
３をそのまま入力させるか（制御信号６２＝ＯＦＦの場
合）、常に１を入力させる（制御信号６２＝ＯＮの場合
）ようにすることができる、制御信号６２−ｋをＯＮに
したＢＳＭＩＩ−には、最上位のｍビットの演算を処理
するＭＩＩＳＭＩＯと等価な動きをする。従って、すべ
ての制御信号６２−ｋをＯＦＦにすることにより、１つ
の長いデータをソートする演算器を、適当な箇所の制御
信号６２−ｋをＯＮにすることにより、短いデータをソ
ートする複数の演算器を構築することができる。
本発明によれば、データ長の変化に対応したソータが柔
軟に構築可能である。ただし、ソータは第１図に示した
装置を直列に°複数段接続したものである。ビット・ス
ライス化した各マーシャから出力される情報は２ビツト
であり、Ｎ個のソーティングを行うために必要なマーシ
ャの段数は、Ｑ ｏｇ２Ｎであるため、ビット・スライ
ス化したマーシャをＮ段接続した回路をチップ化した場
合に必要なビン数は入出力制御情報を併わせて４Ｑｏｚ
２ｒ４となる。 Ｎ＝４０９６とすると、この値は４８
となる。
軟に構築可能である。ただし、ソータは第１図に示した
装置を直列に°複数段接続したものである。ビット・ス
ライス化した各マーシャから出力される情報は２ビツト
であり、Ｎ個のソーティングを行うために必要なマーシ
ャの段数は、Ｑ ｏｇ２Ｎであるため、ビット・スライ
ス化したマーシャをＮ段接続した回路をチップ化した場
合に必要なビン数は入出力制御情報を併わせて４Ｑｏｚ
２ｒ４となる。 Ｎ＝４０９６とすると、この値は４８
となる。
１ビット単位でスライス化を行った場合は、入力データ
、出力データ用それぞれ１本ずつ、この他。
、出力データ用それぞれ１本ずつ、この他。
Ｖｃｃ（電源Ｌ ｇｒａｎｄ （アース）など、必要な
ピン数の合計は５０本強で済む、また、必要なトランジ
スタ数も、スタティックＲＡＭで１０万個程度ダイナミ
ックＲＡＭで５万個程度と予測され。
ピン数の合計は５０本強で済む、また、必要なトランジ
スタ数も、スタティックＲＡＭで１０万個程度ダイナミ
ックＲＡＭで５万個程度と予測され。
現在のＬＳＩ化技術で充分ＬＳＩ化可能であると考えら
れる。
れる。
第１図は本発明の全体構成図、第２図は本９！明におけ
る入力データの格納形態と出力形態を示す図、第３図は
本発明におけるデータの入力タイミングを示す説明図、
第４図は本発明のＭＩ３３Ｍのも！成を示すブロック図
、第５図はＢＳＭの枯成を示すブロック図、第６図は長
いデータをマージする１つの装置と短いデータをマージ
する複数の装置のｔＩＷ築法を示す図である。 １０・・・ＭＩＩＳＭ、 １１・・・ＢＳＭ。
る入力データの格納形態と出力形態を示す図、第３図は
本発明におけるデータの入力タイミングを示す説明図、
第４図は本発明のＭＩ３３Ｍのも！成を示すブロック図
、第５図はＢＳＭの枯成を示すブロック図、第６図は長
いデータをマージする１つの装置と短いデータをマージ
する複数の装置のｔＩＷ築法を示す図である。 １０・・・ＭＩＩＳＭ、 １１・・・ＢＳＭ。
Claims (1)
- 【特許請求の範囲】 １、入力用データを格納するバッファと処理結果を格納
するバッファと２組のすでにソートされた複数個の入力
データをマージするエンジンよりなる系において、該エ
ンジン及び、上記入力データのそれぞれをビットスライ
ス化し、スライス化されたエンジンの間で制御情報を交
換しながら処理を進めることを特徴とするマージ・ソー
ト方式。 ２、第１項記載の系において、或るエンジンがそれより
１つ上位のｍビットの処理を行うエンジンより制御情報
を入力し、１つ下位のｍビットの処理を行うエンジンに
制御情報を出力することを特徴とするマージ・ソート方
式。 ３、第２項記載の系において上記入出力する制御情報を
ビット・スライス化されたエンジンに入力し、上記ビッ
トスライス化された上記２組のデータの中で、現在それ
ぞれの組で入力対象となるデータが格納されている上記
バッファのアドレスを示すそれぞれの組に対応して設け
られた計２つのポインタをそれぞれ進める、進めないと
いうことを２つの制御情報とするマージ・ソート方式。 ４、第１項記載のビット・スライス化されたエンジンの
系において、入力データのタイミングを自己より１つ上
位のエンジンより１単位だけ遅らせることを特徴とする
マージ・ソート方式。 ５、第３項記載のビット・スライス化されたエンジンの
系において、最上位のｍビットの処理をするエンジン以
外は、上記の２つのポインタと、自己より１つ上位のｍ
ｂｉｔを処理するエンジンのそれぞれに対応した該ポイ
ンタの差によつて演算の制御を行うことを特徴とする、
マージ・ソート方式。 ６、第５項記載の最上位のｍビットを処理するエンジン
以外のエンジンの演算の制御において、上記２つのポイ
ンタの差が、両方とも０でない場合、最上位のｍビット
を処理するエンジンとまつたく等しい演算制御を行うこ
とを特徴とするマージ・ソート方式。 ７、第５項記載の系において上記最上位のｍビットを処
理するエンジン以外のエンジンの演算の制御を上記２つ
のポインタの差がいずれか一方、あるいは、両方が０に
なつている場合、ポインタの差が０になつているポイン
タを進めないようにしたマージ・ソート方式。 ８、第３項記載のビット・スライス化されたエンジンの
系において、上記２つのポインタ、上記バッファのアド
レスに格納された２つのデータのいずれか一方を選択し
ようとした時、２つのデータが等しい場合、両方の該ポ
インタを進ませ、ポインタを進めすぎたときその回数を
示すカウンタを１つ進め、そのデータの内容をエンジン
内の記憶データとして記憶することを特徴とするマージ
・ソート方式。 ９、第８項記載のエンジンにおいて、上記記憶データを
、上記カウンタに蓄えられた数だけ、以下に示す３つの
条件のいずれかが成立した時、上記２つのポインタのい
ずれも進めることなく出力していくことを特徴とするマ
ージ・ソート方式。 条件１：上記２組のポインタの差の両方が０になつたと
き。 条件２：上記２組のポインタの差のいずれか一方が０で
、差が０になつていない方の ポインタが示す上記バッファのアドレ スに格納されたデータが当該記憶デー タと異るとき。 条件３：上記２組のポインタの差がいずれも０でなく、
それぞれの当該ポインタが示 す上記バッファのアドレスに格納され た２つのデータのうち小さい方のデー タが当該記憶データと異るとき。 １０、入力用データを格納するバッファと処理結果を格
納するバッファと２組のすでにソートされた複数個の入
力データをマージするエンジンよりなる系において、該
エンジン及び、上記入力データのそれぞれをビットスラ
イス化し、スライス化されたエンジンの間で制御情報を
交換しながら処理を進める手段と、該ビット・スライス
化されたエンジンに接続された制御信号と制御回路と、
長いデータのマージを行う１つの装置と短いデータのマ
ージを行う複数の装置と該装置を柔軟に結合したマージ
・ソート装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173309A JPH0782426B2 (ja) | 1984-08-22 | 1984-08-22 | マージ・ソート方法および装置 |
| DE8585109999T DE3587176T2 (de) | 1984-08-22 | 1985-08-08 | Verfahren und einrichtung zum mischen/sortieren von daten. |
| EP91120314A EP0478006B1 (en) | 1984-08-22 | 1985-08-08 | Method and apparatus for searching data |
| DE3588212T DE3588212T2 (de) | 1984-08-22 | 1985-08-08 | Verfahren und Gerät zum Suchen von Daten |
| EP85109999A EP0214313B1 (en) | 1984-08-22 | 1985-08-08 | Method and apparatus for data merging/sorting |
| US06/767,852 US5185888A (en) | 1984-08-22 | 1985-08-21 | Method and apparatus for data merging/sorting and searching using a plurality of bit-sliced processing units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173309A JPH0782426B2 (ja) | 1984-08-22 | 1984-08-22 | マージ・ソート方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152740A true JPS6152740A (ja) | 1986-03-15 |
| JPH0782426B2 JPH0782426B2 (ja) | 1995-09-06 |
Family
ID=15958056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173309A Expired - Lifetime JPH0782426B2 (ja) | 1984-08-22 | 1984-08-22 | マージ・ソート方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782426B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63130139A (ja) * | 1986-11-20 | 1988-06-02 | Sanmatsu Kogyo Kk | 分枝デキストリンから成る吸着剤 |
| JPH01297723A (ja) * | 1988-05-26 | 1989-11-30 | Masaru Kiregawa | ソート処理装置 |
| JP2002136050A (ja) * | 2000-10-20 | 2002-05-10 | Oriental Motor Co Ltd | 簡易負荷装置 |
| US6784561B2 (en) | 1999-01-21 | 2004-08-31 | Sony Computer Entertainment Inc. | Resistance force generator for use in a game machine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155027A (en) * | 1976-06-18 | 1977-12-23 | Fujitsu Ltd | Multi-input adder for single-width data and double-width data |
| JPS5790757A (en) * | 1980-11-28 | 1982-06-05 | Fujitsu Ltd | Sort-merge process system |
| JPS5852744A (ja) * | 1981-09-25 | 1983-03-29 | Nippon Telegr & Teleph Corp <Ntt> | ソ−テイングメモリ装置 |
-
1984
- 1984-08-22 JP JP59173309A patent/JPH0782426B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155027A (en) * | 1976-06-18 | 1977-12-23 | Fujitsu Ltd | Multi-input adder for single-width data and double-width data |
| JPS5790757A (en) * | 1980-11-28 | 1982-06-05 | Fujitsu Ltd | Sort-merge process system |
| JPS5852744A (ja) * | 1981-09-25 | 1983-03-29 | Nippon Telegr & Teleph Corp <Ntt> | ソ−テイングメモリ装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63130139A (ja) * | 1986-11-20 | 1988-06-02 | Sanmatsu Kogyo Kk | 分枝デキストリンから成る吸着剤 |
| JPH042306B2 (ja) * | 1986-11-20 | 1992-01-17 | ||
| JPH01297723A (ja) * | 1988-05-26 | 1989-11-30 | Masaru Kiregawa | ソート処理装置 |
| US6784561B2 (en) | 1999-01-21 | 2004-08-31 | Sony Computer Entertainment Inc. | Resistance force generator for use in a game machine |
| JP2002136050A (ja) * | 2000-10-20 | 2002-05-10 | Oriental Motor Co Ltd | 簡易負荷装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782426B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408626A (en) | One clock address pipelining in segmentation unit | |
| EP0214313B1 (en) | Method and apparatus for data merging/sorting | |
| US4876646A (en) | Data processor having multilevel address translation tables | |
| US3775753A (en) | Vector order computing system | |
| JPH04245324A (ja) | 演算装置 | |
| JPS6152740A (ja) | マージ・ソート方法および装置 | |
| US4651301A (en) | Circuit arrangement for performing rapid sortation or selection according to rank | |
| US5107462A (en) | Self timed register file having bit storage cells with emitter-coupled output selectors for common bits sharing a common pull-up resistor and a common current sink | |
| Bhadra et al. | The ZEUS third-level trigger system | |
| EP0313817B1 (en) | Method and apparatus for explicitly evaluating conditions in a data processor | |
| US3351918A (en) | Computer system employing specialized instruction execution units | |
| JPH07191955A (ja) | データ駆動型情報処理装置 | |
| KR880000422B1 (ko) | 매트릭스 키와 데이터선별기의 조합방법 | |
| JPH0233175B2 (ja) | ||
| JPH1021053A (ja) | データ処理装置 | |
| JPH01297722A (ja) | ソート処理装置 | |
| JPS61123929A (ja) | デ−タ検索方式 | |
| JPS6152739A (ja) | サーチ方法および装置 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPS62190532A (ja) | プログラム分岐制御装置 | |
| JPS62211738A (ja) | 誤り検出回路 | |
| JPS60138610A (ja) | デシジヨンテ−ブルによるシ−ケンス制御方法 | |
| JPH0378826A (ja) | 大小順位判定器およびソート処理装置 | |
| Ellis | Distributed computation of graphics primitives on a transputer network | |
| JPS60179964A (ja) | アドレス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |