JPH06105459B2 - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH06105459B2 JPH06105459B2 JP63201600A JP20160088A JPH06105459B2 JP H06105459 B2 JPH06105459 B2 JP H06105459B2 JP 63201600 A JP63201600 A JP 63201600A JP 20160088 A JP20160088 A JP 20160088A JP H06105459 B2 JPH06105459 B2 JP H06105459B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- counter
- increment
- data
- selection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013598 vector Substances 0.000 title claims description 117
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本願発明は、科学技術計算用の高速計算機、特にベクト
ル計算機と称するパイプライン並列動作を基本とする計
算機に関するものである。
ル計算機と称するパイプライン並列動作を基本とする計
算機に関するものである。
（従来の技術） 従来よりベクトル計算機は科学技術計算に特化した高速
計算機として技術計算に幅広く使用されている。特にベ
クトルの積／和等の演算に対して高い性能を得ることが
可能であり、最近では、その応用を広める上でデータの
分類処理等に対しても高速処理が必要となっている。
計算機として技術計算に幅広く使用されている。特にベ
クトルの積／和等の演算に対して高い性能を得ることが
可能であり、最近では、その応用を広める上でデータの
分類処理等に対しても高速処理が必要となっている。
まず、ベクトル計算機で高速処理を行いたい典型的なデ
ータ分類を図を参照して説明する。第９図は典型的なデ
ータの分類処理を示している。図において、配列Ａは分
類キー・ベクトル、配列Ｂは分類対象データ・ベクトル
である。分類キー・ベクトルの値「ａ」，「ｂ」，
「ｃ」は、実際には数値「０」，「１」，「２」にそれ
ぞれ対応する。分類対象データとの区別を容易にするた
めに、分類キー・データに対してはアルファベットを代
用する。このベクトルA,Bに対して分類処理を行った結
果必要とされるのは、配列B1には分類キーの値が「ａ」
である分類対象データ・ベクトルの要素、配列B2には分
類キーの値が「ｂ」である分類対象データ・ベクトルの
要素配列B3には分類キーの値が「ｃ」である分類対象デ
ータ・ベクトルの要素である。
ータ分類を図を参照して説明する。第９図は典型的なデ
ータの分類処理を示している。図において、配列Ａは分
類キー・ベクトル、配列Ｂは分類対象データ・ベクトル
である。分類キー・ベクトルの値「ａ」，「ｂ」，
「ｃ」は、実際には数値「０」，「１」，「２」にそれ
ぞれ対応する。分類対象データとの区別を容易にするた
めに、分類キー・データに対してはアルファベットを代
用する。このベクトルA,Bに対して分類処理を行った結
果必要とされるのは、配列B1には分類キーの値が「ａ」
である分類対象データ・ベクトルの要素、配列B2には分
類キーの値が「ｂ」である分類対象データ・ベクトルの
要素配列B3には分類キーの値が「ｃ」である分類対象デ
ータ・ベクトルの要素である。
次に前記のデータ分類処理を、従来、ベクトル計算機に
おいて処理する技術を図を参照して説明する。第10図は
第９図において説明したデータ分類処理をベクトル計算
機で処理する従来技術を説明している。まず、分類対象
データ・ベクトルと分類対象キー・ベクトルをベクトル
レジスタにロードした後、分類キー「ａ」に対する分類
から処理を開始する。
おいて処理する技術を図を参照して説明する。第10図は
第９図において説明したデータ分類処理をベクトル計算
機で処理する従来技術を説明している。まず、分類対象
データ・ベクトルと分類対象キー・ベクトルをベクトル
レジスタにロードした後、分類キー「ａ」に対する分類
から処理を開始する。
分類キー「ａ」と分類対象キー・ベクトルを比較し、
マスクベクトルを生成する。処理結果として得られたマ
スクベクトルは、分類キー・ベクトルの要素中、値が
「ａ」に等しかったベクトル要素に対応する位置のみ
「１」が立つことになる。
マスクベクトルを生成する。処理結果として得られたマ
スクベクトルは、分類キー・ベクトルの要素中、値が
「ａ」に等しかったベクトル要素に対応する位置のみ
「１」が立つことになる。
前記の比較結果のマスクベクトルと分類対象ベクトル
・データにベクトル圧縮処理を行う。処理結果として得
られたベクトル・データは、マスクベクトルの要素中、
マスクが立っていたベクトル要素に対応する分類対象デ
ータを集めたものになる。
・データにベクトル圧縮処理を行う。処理結果として得
られたベクトル・データは、マスクベクトルの要素中、
マスクが立っていたベクトル要素に対応する分類対象デ
ータを集めたものになる。
前記の圧縮結果のベクトルを連続ベクトルとしてメモ
リ中の配列B1に格納する。
リ中の配列B1に格納する。
〜の一連の処理を分類キー「ａ」に対して行った
後、分類キーを「ｂ」，「ｃ」に変えて同様の処理を行
うことで分類処理が行われる。
後、分類キーを「ｂ」，「ｃ」に変えて同様の処理を行
うことで分類処理が行われる。
以上説明したように、従来、ベクトル計算機ではベクト
ルの比較と圧縮処理の繰り返しによりデータの分類処理
を行うことが可能である。
ルの比較と圧縮処理の繰り返しによりデータの分類処理
を行うことが可能である。
（発明が解決しようとする問題点） 本願発明が解決しようとする問題点は、従来のベクトル
処理装置でデータ分類行う場合の処理性能問題である。
従来のベクトル処理装置では、キー「ａ」に対する処
理、キー「ｂ」に対する処理、キー「ｃ」に対する処理
…、と複数のキーに対する処理を順番に処理しなければ
ならない。また、各キーに対する１回の分類処理が複雑
であり、特にベクトルの圧縮といった複雑かつ高速に処
理することが難しい命令を用いている。本願発明では、
これらの複数キーに対する分類を同時に行い、また、処
理コストの高いベクトル圧縮命令を多数回用いる代わり
に１回の間接ベクトル処理でこれを置き換え、高速に処
理させることを目的としている。
処理装置でデータ分類行う場合の処理性能問題である。
従来のベクトル処理装置では、キー「ａ」に対する処
理、キー「ｂ」に対する処理、キー「ｃ」に対する処理
…、と複数のキーに対する処理を順番に処理しなければ
ならない。また、各キーに対する１回の分類処理が複雑
であり、特にベクトルの圧縮といった複雑かつ高速に処
理することが難しい命令を用いている。本願発明では、
これらの複数キーに対する分類を同時に行い、また、処
理コストの高いベクトル圧縮命令を多数回用いる代わり
に１回の間接ベクトル処理でこれを置き換え、高速に処
理させることを目的としている。
（問題点を解決する為の手段） 前述の問題点を解決するために本願の第１の発明は； １つ以上のベクトル演算器と、複数のベクトルレジスタ
と、該ベクトル演算器と該ベクトルレジスタを結合する
ネットワークから構成されるベクトル処理装置におい
て、複数のインクリメントカウンタと、カウンタ選択部
と、カウンタ出力選択部を前記ベクトル演算器内に備
え、前記ベクトルレジスタからの入力データをデコード
して該カウンタ選択部は前記複数のインクリメントカウ
ンタの中から特定のカウンタを選択してインクリメント
指示の信号を送り、該複数のインクリメントカウンタは
カウンタ選択部からのインクリメント信号によりカウン
タ出力選択部への出力データをインクリメントし、該カ
ウンタ出力選択部は該カウンタ選択部からの指示信号に
従い該複数のインクリメントカウンタからの入力信号の
内１つを選択して前記のベクトルレジスタに出力するこ
とにより、ベクトルデータの多項目分類をパイプライン
並列により同時処理することを特徴とする。
と、該ベクトル演算器と該ベクトルレジスタを結合する
ネットワークから構成されるベクトル処理装置におい
て、複数のインクリメントカウンタと、カウンタ選択部
と、カウンタ出力選択部を前記ベクトル演算器内に備
え、前記ベクトルレジスタからの入力データをデコード
して該カウンタ選択部は前記複数のインクリメントカウ
ンタの中から特定のカウンタを選択してインクリメント
指示の信号を送り、該複数のインクリメントカウンタは
カウンタ選択部からのインクリメント信号によりカウン
タ出力選択部への出力データをインクリメントし、該カ
ウンタ出力選択部は該カウンタ選択部からの指示信号に
従い該複数のインクリメントカウンタからの入力信号の
内１つを選択して前記のベクトルレジスタに出力するこ
とにより、ベクトルデータの多項目分類をパイプライン
並列により同時処理することを特徴とする。
また本願第２の発明は； １つ以上のベクトル演算器と、複数のベクトルレジスタ
と、該ベクトル演算器と該ベクトルレジスタを結合する
ネットワークから構成されるベクトル処理装置におい
て、複数のインクリメントカウンタと、キー照合判定部
と、カウンタ出力選択部を前記ベクトル演算器内に備
え、キー照合判定部は複数のキーデータと前記のベクト
ルレジスタからの入力データとを比較して、該複数のイ
ンクリメントカウンタの中から特定のインクリメントカ
ウンタに対してインクリメントの指示の信号を送り、ま
た、該キー照合判定部は前記比較結果からカウンタ出力
選択部に選択指示信号を送り、インクリメントカウンタ
は該キー照合判定部からのインクリメント信号によりカ
ウンタ出力選択部への出力データをインクリメントし、
カウンタ出力選択部は該キー照合判定部からの指示信号
に従い該複数のインクリメントカウンタからの入力信号
の内１つを選択して前記のベクトルレジスタに出力する
ことにより、ベクトルデータの多項目分類をパイプライ
ン並列により同時処理することを特徴とする。
と、該ベクトル演算器と該ベクトルレジスタを結合する
ネットワークから構成されるベクトル処理装置におい
て、複数のインクリメントカウンタと、キー照合判定部
と、カウンタ出力選択部を前記ベクトル演算器内に備
え、キー照合判定部は複数のキーデータと前記のベクト
ルレジスタからの入力データとを比較して、該複数のイ
ンクリメントカウンタの中から特定のインクリメントカ
ウンタに対してインクリメントの指示の信号を送り、ま
た、該キー照合判定部は前記比較結果からカウンタ出力
選択部に選択指示信号を送り、インクリメントカウンタ
は該キー照合判定部からのインクリメント信号によりカ
ウンタ出力選択部への出力データをインクリメントし、
カウンタ出力選択部は該キー照合判定部からの指示信号
に従い該複数のインクリメントカウンタからの入力信号
の内１つを選択して前記のベクトルレジスタに出力する
ことにより、ベクトルデータの多項目分類をパイプライ
ン並列により同時処理することを特徴とする。
（実施例） 以下、本願発明の一実施例を図を用いて説明する。第１
図は本発明によるベクトル装置の一実施例である。図に
おいて、１はベクトルレジスタであり入力データを供給
する。２はカウンタ選択部、３はインクリメントカウン
タ、４はカウンタ出力選択部、５は結果を出力するベク
トルレジスタである。６は１のベクトルレジスタから２
のカウンタ選択部への入力データ信号、７は２のカウン
タ選択部から４のカウンタ出力選択部へ伝えられるイン
クリメントカウンタからの出力に対する選択指示信号、
８は２のカウンタ選択部から３のインクリメントカウン
タに伝えられるインクリメント指示信号、９は３のイン
クリメントカウンタから４のカウンタ出力選択部伝えら
れるインクリメントカウンタの出力データ信号、10はカ
ウンタ出力選択部から演算結果を格納するベクトルレジ
スタに送られる出力データ信号である。
図は本発明によるベクトル装置の一実施例である。図に
おいて、１はベクトルレジスタであり入力データを供給
する。２はカウンタ選択部、３はインクリメントカウン
タ、４はカウンタ出力選択部、５は結果を出力するベク
トルレジスタである。６は１のベクトルレジスタから２
のカウンタ選択部への入力データ信号、７は２のカウン
タ選択部から４のカウンタ出力選択部へ伝えられるイン
クリメントカウンタからの出力に対する選択指示信号、
８は２のカウンタ選択部から３のインクリメントカウン
タに伝えられるインクリメント指示信号、９は３のイン
クリメントカウンタから４のカウンタ出力選択部伝えら
れるインクリメントカウンタの出力データ信号、10はカ
ウンタ出力選択部から演算結果を格納するベクトルレジ
スタに送られる出力データ信号である。
第１図における２のカウンタ選択部の詳細を第２図に示
す。図において、11は入力データレジスタ、12は入力デ
ータの全ビットが一であるかどうかを判定する回路、13
はエンコーダ、14はデコーダ回路、15はANDゲート、16
はNOTゲート、17はORゲートである。11の入力レジスタ
の下位3bitがデコーダに、下位3bitを除く上位bitがALL
0判定回路に入力される。
す。図において、11は入力データレジスタ、12は入力デ
ータの全ビットが一であるかどうかを判定する回路、13
はエンコーダ、14はデコーダ回路、15はANDゲート、16
はNOTゲート、17はORゲートである。11の入力レジスタ
の下位3bitがデコーダに、下位3bitを除く上位bitがALL
0判定回路に入力される。
第１図における３のインクリメントカウンタの詳細を第
３図に示す。図において、18は加算器、19はラッチ回路
である。カウンタ選択部からの信号８は19のラッチ回路
に対してラッチを指示する信号として使用される。また
19のラッチ回路が保持しているデータは９の出力信号と
してカウンタ出力選択部に送られる。
３図に示す。図において、18は加算器、19はラッチ回路
である。カウンタ選択部からの信号８は19のラッチ回路
に対してラッチを指示する信号として使用される。また
19のラッチ回路が保持しているデータは９の出力信号と
してカウンタ出力選択部に送られる。
第１図に置ける４のカウンタ出力選択部の詳細を第４図
に示す。図において20はデコーダ回路、21はセレクタ回
路である。
に示す。図において20はデコーダ回路、21はセレクタ回
路である。
第１図〜第５図を参照して動作を説明する。第５図では
第１図〜第３図を用いて説明した本願発明のベクトル処
理装置の構成に用いられている各種のレジスタ、信号の
値の中から動作を説明する上で必要とされるもの部分的
に示している。図において１のベクトルレジスタ第１図
の１のベクトルレジスタに対応し、11のレジスタは第２
図の11のレジスタに対応し、19のレジスタは第３図のラ
ッチに保持されているデータに対応し、10の信号値は第
１図の信号10に対応し、５のベクトルレジスタは第１図
の５のベクトルレジスタに対応する。19のレジスタの初
期値として「０」，「10」，「20」，「30」，…が設定
されているものとする。
第１図〜第３図を用いて説明した本願発明のベクトル処
理装置の構成に用いられている各種のレジスタ、信号の
値の中から動作を説明する上で必要とされるもの部分的
に示している。図において１のベクトルレジスタ第１図
の１のベクトルレジスタに対応し、11のレジスタは第２
図の11のレジスタに対応し、19のレジスタは第３図のラ
ッチに保持されているデータに対応し、10の信号値は第
１図の信号10に対応し、５のベクトルレジスタは第１図
の５のベクトルレジスタに対応する。19のレジスタの初
期値として「０」，「10」，「20」，「30」，…が設定
されているものとする。
動作は、まず１のベクトルレジスタから分類キーベクト
ルが順次カウンタ選択部に送られてくることから開始さ
れる。11のレジスタにベクトルの先頭要素「ａ」がセッ
トされると14のデコダー回路は一定クロック時間入力デ
ータのデコード結果としてインクリメントカウンタ１へ
のインクリメント指示信号を出力する。また、どのイン
クリメントカウンタ１へインクリメント指示信号が送ら
れたことは、13のエンコーダ回路を通じてカウンタ出力
選択部にも伝えられる。本実施例の場合、インクリメン
トカウンタを８個容易しているため、一度のベクトル処
理において分類可能なキーは７種類（値「０」，
「１」，「２」，「３」，「４」，「５」，「６」）と
その他の集合である１種類であり、各入力値に対応して
インクリメントカウンタ1,2,3,4,5,6,7へのインクリメ
ント信号が生成される。インクリメントカウンタ８への
インクリメント信号は前記の値「０」〜「６」以外のデ
ータが11のレジスタにセットされた場合に生成されるも
のであり、11のレジスタの下位3bitが２進数値として７
の場合と、11のレジスタの下位3bitを除く上位に「１」
が立っているbitが１つ以上存在する場合である。
ルが順次カウンタ選択部に送られてくることから開始さ
れる。11のレジスタにベクトルの先頭要素「ａ」がセッ
トされると14のデコダー回路は一定クロック時間入力デ
ータのデコード結果としてインクリメントカウンタ１へ
のインクリメント指示信号を出力する。また、どのイン
クリメントカウンタ１へインクリメント指示信号が送ら
れたことは、13のエンコーダ回路を通じてカウンタ出力
選択部にも伝えられる。本実施例の場合、インクリメン
トカウンタを８個容易しているため、一度のベクトル処
理において分類可能なキーは７種類（値「０」，
「１」，「２」，「３」，「４」，「５」，「６」）と
その他の集合である１種類であり、各入力値に対応して
インクリメントカウンタ1,2,3,4,5,6,7へのインクリメ
ント信号が生成される。インクリメントカウンタ８への
インクリメント信号は前記の値「０」〜「６」以外のデ
ータが11のレジスタにセットされた場合に生成されるも
のであり、11のレジスタの下位3bitが２進数値として７
の場合と、11のレジスタの下位3bitを除く上位に「１」
が立っているbitが１つ以上存在する場合である。
次にカウンタ出力選択部はカウンタ選択部からの信号７
によりインクリメントカウンタ１が選択されたことを知
り、セレクタ回路により、インクリメントカウンタ１の
出力信号０を選択して出力ベクトルレジスタに送出す
る。
によりインクリメントカウンタ１が選択されたことを知
り、セレクタ回路により、インクリメントカウンタ１の
出力信号０を選択して出力ベクトルレジスタに送出す
る。
最後に、インクリメントカウンタ１はカウンタ選択部か
らのインクリメント指示信号８を受けて19のレジスタの
ラッチ信号を生成し、19のレジスタの出力を値「０」か
ら「１」に変化させる。
らのインクリメント指示信号８を受けて19のレジスタの
ラッチ信号を生成し、19のレジスタの出力を値「０」か
ら「１」に変化させる。
以上の処理をベクトルレジスタ１からの入力データに対
して順次パイプライン処理することで動作は完了する。
して順次パイプライン処理することで動作は完了する。
以上、本願発明のベクトル処理装置の動作を説明した
が、さらに第６図を用いて本願発明のベクトル処理装置
によるデータの分類処理全体を説明する。分類対象デー
タ・ベクトルと分類対象キー・ベクトルをベクトルレジ
スタにロードされた状態から処理を説明する。
が、さらに第６図を用いて本願発明のベクトル処理装置
によるデータの分類処理全体を説明する。分類対象デー
タ・ベクトルと分類対象キー・ベクトルをベクトルレジ
スタにロードされた状態から処理を説明する。
インクリメントカウンタの初期値を設定し、本願発明
によるベクトル処理装置に対して分類キーベクトルを入
力し、項目分類結果データを得る。インクリメントカウ
ンタの初期値は分類後データの格納配列の先頭アドレス
を配列要素の大きさで割ったものであり、第６図では配
列B1,B2,B3の開始アドレスである0,40,80を配列要素の
記憶サイズ４で割った0,10,20を設定している。
によるベクトル処理装置に対して分類キーベクトルを入
力し、項目分類結果データを得る。インクリメントカウ
ンタの初期値は分類後データの格納配列の先頭アドレス
を配列要素の大きさで割ったものであり、第６図では配
列B1,B2,B3の開始アドレスである0,40,80を配列要素の
記憶サイズ４で割った0,10,20を設定している。
前記項目分類結果データに対して配列要素の記憶サイ
ズ４を乗じ、分類対象データを格納すべきメモリアドレ
スを指示するリストアドレスを得る。この処理は従来の
ベクトル処理装置の機能を利用する。
ズ４を乗じ、分類対象データを格納すべきメモリアドレ
スを指示するリストアドレスを得る。この処理は従来の
ベクトル処理装置の機能を利用する。
前記のリストアドレスを用いて分類対象ベクトルをメ
モリに書き込む（ベクトルの拡散処理）この処理も従来
のベクトル処理装置の機能を利用する。
モリに書き込む（ベクトルの拡散処理）この処理も従来
のベクトル処理装置の機能を利用する。
以上本願発明によるベクトル処理装置においてデータの
分類処理全体の処理過程を説明した。
分類処理全体の処理過程を説明した。
次に、第７図、第８図を用いてキー照合を用いた本願発
明の一実施例を説明する。第７図は本発明によるベクト
ル処理装置の一実施例である。図において22はキー照合
判定部であり、他の部分は前述した第１図による本発明
によるベクトル処理装置の実施例と同じ構成となってい
る。第８図はキー照合判定部の詳細な説明図である。図
において、23は分類／収集するキーを指定するレジス
タ、24はベクトルレジスタから入力される分類対象キー
データと分類／収集するキーとの一致検出を行うコンパ
レータ、25はNORゲート、26はエンコーダである。第８
図のキー照合部は、第１図により説明した実施例におけ
るカウンタ選択部の機能が強化されたものである。機能
上の差異は第１図の実施例におけるカウンタ選択部は第
２図に示したように、入力データをデコードしてインク
リメントカウンタを選択する信号を生成しているため分
類／収集されるキーが値「０」「１」「２」，…「６」
とその他に固定される。これに対して第８図に示した実
施例においてはキー照合部は23のレジスタと入力ベクト
ルとの比較をとることでインクリメントカウンタを選択
しており、23のレジスタに設定する値しだいで分類／収
集するキーを任意なものに設定することが可能となって
いる。
明の一実施例を説明する。第７図は本発明によるベクト
ル処理装置の一実施例である。図において22はキー照合
判定部であり、他の部分は前述した第１図による本発明
によるベクトル処理装置の実施例と同じ構成となってい
る。第８図はキー照合判定部の詳細な説明図である。図
において、23は分類／収集するキーを指定するレジス
タ、24はベクトルレジスタから入力される分類対象キー
データと分類／収集するキーとの一致検出を行うコンパ
レータ、25はNORゲート、26はエンコーダである。第８
図のキー照合部は、第１図により説明した実施例におけ
るカウンタ選択部の機能が強化されたものである。機能
上の差異は第１図の実施例におけるカウンタ選択部は第
２図に示したように、入力データをデコードしてインク
リメントカウンタを選択する信号を生成しているため分
類／収集されるキーが値「０」「１」「２」，…「６」
とその他に固定される。これに対して第８図に示した実
施例においてはキー照合部は23のレジスタと入力ベクト
ルとの比較をとることでインクリメントカウンタを選択
しており、23のレジスタに設定する値しだいで分類／収
集するキーを任意なものに設定することが可能となって
いる。
なお、以上ではインクリメントカウンタを用いた例につ
いてのみ説明していた。デクリメントカウンタを用いて
も、本発明は全く同様に実現することができるが、以上
の説明からその態様は自明であるので、説明は省略す
る。
いてのみ説明していた。デクリメントカウンタを用いて
も、本発明は全く同様に実現することができるが、以上
の説明からその態様は自明であるので、説明は省略す
る。
（発明の効果） 以上説明したように、本願発明のベクトル処理装置は、
ベクトルデータの多項目分類をパイプライン並列により
同時処理することが可能である。
ベクトルデータの多項目分類をパイプライン並列により
同時処理することが可能である。
第１図は本願発明の一実施例を示すブロック図、第２図
はカウンタ選択部の詳細を説明するブロック図、第３図
はインクリメントカウンタの詳細を説明するブロック
図、第４図はカウンタ出力選択部の詳細を説明するブロ
ック図、第５図は本願発明の動作を説明した図、第６図
は本願発明のベクトル処理装置を用いてデータの分類処
理を行う流れを説明した図、第７図は本願の第２の発明
の一実施例を示すブロック図、第８図はキー章が負う判
定部の詳細を説明するブロック図、第９図はデータの分
類処理を説明した図、第10図は従来の技術によるベクト
ル処理装置を用いたデータ分類処理を説明した図であ
る。 図において、１は入力ベクトルレジスタ、２はカウンタ
選択部、３はインクリメントカウンタ、４はカウンタ出
力選択部、５は結果を出力するベクトルレジスタであ
る。６は１のベクトルレジスタから２のカウンタ選択部
への入力データ信号、７は２のカウンタ選択部から４の
カウンタ出力選択部へ伝えられるインクリメントカウン
タからの出力に対する選択指示信号、８は２のカウンタ
選択部から３のインクリメントカウンタに伝えられるイ
ンクリメント指示信号、９は３のインクリメントカウン
タから４のカウンタ出力選択部に伝えられるインクリメ
ントカウンタの出力データ信号、10はカウンタ出力選択
部から演算結果を格納するベクトルレジスタに送られる
出力データ信号、11は入力データレジスタ、12は入力デ
ータの全ビットが一であるかどうかを判定する回路、13
はエンコーダ、14はデコーダ回路、15はANDゲート、16
はNOTゲート、17はORゲート、18は加算器、19はラッチ
回路、20はデコーダ回路、21はセレクタ回路、22はキー
照合判定部、23はキーデータを保持するレジスタ、24は
比較一致を検出して条件の成立／不成立を出力するコン
パレータ、25はNORゲート、26はエンコーダである。
はカウンタ選択部の詳細を説明するブロック図、第３図
はインクリメントカウンタの詳細を説明するブロック
図、第４図はカウンタ出力選択部の詳細を説明するブロ
ック図、第５図は本願発明の動作を説明した図、第６図
は本願発明のベクトル処理装置を用いてデータの分類処
理を行う流れを説明した図、第７図は本願の第２の発明
の一実施例を示すブロック図、第８図はキー章が負う判
定部の詳細を説明するブロック図、第９図はデータの分
類処理を説明した図、第10図は従来の技術によるベクト
ル処理装置を用いたデータ分類処理を説明した図であ
る。 図において、１は入力ベクトルレジスタ、２はカウンタ
選択部、３はインクリメントカウンタ、４はカウンタ出
力選択部、５は結果を出力するベクトルレジスタであ
る。６は１のベクトルレジスタから２のカウンタ選択部
への入力データ信号、７は２のカウンタ選択部から４の
カウンタ出力選択部へ伝えられるインクリメントカウン
タからの出力に対する選択指示信号、８は２のカウンタ
選択部から３のインクリメントカウンタに伝えられるイ
ンクリメント指示信号、９は３のインクリメントカウン
タから４のカウンタ出力選択部に伝えられるインクリメ
ントカウンタの出力データ信号、10はカウンタ出力選択
部から演算結果を格納するベクトルレジスタに送られる
出力データ信号、11は入力データレジスタ、12は入力デ
ータの全ビットが一であるかどうかを判定する回路、13
はエンコーダ、14はデコーダ回路、15はANDゲート、16
はNOTゲート、17はORゲート、18は加算器、19はラッチ
回路、20はデコーダ回路、21はセレクタ回路、22はキー
照合判定部、23はキーデータを保持するレジスタ、24は
比較一致を検出して条件の成立／不成立を出力するコン
パレータ、25はNORゲート、26はエンコーダである。
Claims (4)
- 【請求項１】１つ以上のベクトル演算器と、複数のベク
トルレジスタと、該ベクトル演算器と該ベクトルレジス
タを結合するネットワークから構成されるベクトル処理
装置において、複数のインクリメントカウンタと、カウ
ンタ選択部と、カウンタ出力選択部を前記ベクトル演算
器内に備え、前記ベクトルレジスタからの入力データを
デコードして該カウンタ選択部は前記複数のインクリメ
ントカウンタの中から特定のカウンタを選択してインク
リメント指示の信号を送り、該複数のインクリメントカ
ウンタはカウンタ選択部からのインクリメント信号によ
りカウンタ出力選択部への出力データをインクリメント
し、該カウンタ出力選択部は該カウンタ選択部からの指
示信号に従い該複数のインクリメントカウンタからの入
力信号の内１つを選択して前記のベクトルレジスタに出
力することにより、ベクトルデータの多項目分類をパイ
プライン並列により同時処理することを特徴とするベク
トル処理装置。 - 【請求項２】前記インクリメントカウンタをデクリメン
トカウンタに置きかえたことを特徴とする請求項（１）
記載のベクトル処理装置。 - 【請求項３】１つ以上のベクトル演算器と、複数のベク
トルレジスタと、該ベクトル演算器と該ベクトルレジス
タを結合するネットワークから構成されるベクトル処理
装置において、複数のインクリメントカウンタと、キー
照合判定部と、カウンタ出力選択部を前記ベクトル演算
器内に備え、キー照合判定部は複数のキーデータと前記
のベクトルレジスタからの入力データとを比較して、該
複数のインクリメントカウンタの中から特定のインクリ
メントカウンタに対してインクリメントの指示の信号を
送り、また、該キー照合判定部は前記比較結果からカウ
ンタ出力選択部に選択指示信号を送り、インクリメント
カウンタは該キー照合判定部からのインクリメント信号
によりカウンタ出力選択部への出力データをインクリメ
ントし、カウンタ出力選択部は該キー照合判定部からの
指示信号に従い該複数のインクリメントカウンタからの
入力信号の内１つを選択して前記のベクトルレジスタに
出力することにより、ベクトルデータの多項目分類をパ
イプライン並列により同時処理することを特徴とするベ
クトル処理装置。 - 【請求項４】前記インクリメントカウンタをデクリメン
トカウンタに置きかえたことを特徴とする請求項（３）
記載のベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201600A JPH06105459B2 (ja) | 1988-08-11 | 1988-08-11 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201600A JPH06105459B2 (ja) | 1988-08-11 | 1988-08-11 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250258A JPH0250258A (ja) | 1990-02-20 |
| JPH06105459B2 true JPH06105459B2 (ja) | 1994-12-21 |
Family
ID=16443740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201600A Expired - Fee Related JPH06105459B2 (ja) | 1988-08-11 | 1988-08-11 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105459B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9513907B2 (en) * | 2013-08-06 | 2016-12-06 | Intel Corporation | Methods, apparatus, instructions and logic to provide vector population count functionality |
| US9495155B2 (en) * | 2013-08-06 | 2016-11-15 | Intel Corporation | Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment |
| US20160026607A1 (en) * | 2014-07-25 | 2016-01-28 | Qualcomm Incorporated | Parallelization of scalar operations by vector processors using data-indexed accumulators in vector register files, and related circuits, methods, and computer-readable media |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101089904B1 (ko) * | 2002-12-19 | 2011-12-05 | 더 스크립스 리서치 인스티튜트 | 트란스타이레틴 안정화 및 트란스타이레틴 미스폴딩 저해용조성물 및 방법 |
| SG2014013270A (en) * | 2011-09-16 | 2014-05-29 | Pfizer | Solid forms of a transthyretin dissociation inhibitor |
-
1988
- 1988-08-11 JP JP63201600A patent/JPH06105459B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250258A (ja) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9886017B2 (en) | Counter operation in a state machine lattice | |
| US9866218B2 (en) | Boolean logic in a state machine lattice | |
| US9535861B2 (en) | Methods and systems for routing in a state machine | |
| TWI515668B (zh) | 用於一狀態機中偵測之方法及系統 | |
| US5060143A (en) | System for string searching including parallel comparison of candidate data block-by-block | |
| JP4351196B2 (ja) | パターンマッチングアーキテクチャ | |
| US20170193351A1 (en) | Methods and systems for vector length management | |
| US20060253521A1 (en) | High-Speed Integer Multiplier Unit Handling Signed and Unsigned Operands and Occupying a Small Area | |
| US5383142A (en) | Fast circuit and method for detecting predetermined bit patterns | |
| JPH06105459B2 (ja) | ベクトル処理装置 | |
| US10769099B2 (en) | Devices for time division multiplexing of state machine engine signals | |
| US8196082B1 (en) | Signal routing and pin placement | |
| US5168567A (en) | Data sorting circuit | |
| US6240540B1 (en) | Cyclic redundancy check in a computer system | |
| US20230004352A1 (en) | Hardware architecture for processing tensors with complementary sparsity | |
| JP3277817B2 (ja) | データ処理装置 | |
| JP3004067B2 (ja) | 情報処理装置のレコード分類方法 | |
| JPH10320382A (ja) | 演算装置及び演算方法並びにそれを実行するプログラムを格納した記録媒体 | |
| JPH08329244A (ja) | 最小誤差記憶装置 | |
| JPS6054043A (ja) | ソ−ト処理器 | |
| JPH1021053A (ja) | データ処理装置 | |
| JPH10301758A (ja) | ソート処理装置 | |
| JPH02259827A (ja) | レコード編集方式 | |
| JPS6162134A (ja) | ソ−ト前処理装置 | |
| JP2005209092A (ja) | データ選択回路及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |